浅谈 SOI技术及其优点与应用概要1.docVIP

浅谈 SOI技术及其优点与应用 （李元凯 西安电子科技大学 710126） 摘要：与体硅材料和器件相比，SOI具有许多的优点。比如高速度、低功耗、低软错误、抗闭锁效应、与现有的硅工艺兼容等，因此被称为二十一世纪的微电子技术。SOI技术也越来越受到业界的关注。本文综述了SOI技术及其优点与应用。 关键词：SOI(Silicon -on-insulator) 寄生电容 闭锁效应 SIMOX技术 BESOI技术 Smart-Cut技术 ELTRAN技术 1、前言 集成电路发展到目前极大规模的纳米技术时代, 要进一步提高芯片的集成度和运行速度, 现有的体硅材料和工艺正接近它们的物理极限, 在进一步减小集成电路的特征尺寸方面遇到了严峻的挑战, 必须在材料和工艺上有新的重大突破。目前在材料方面重点推动的绝缘体上的硅(SOI ,Silicon- on- insulator)等, 被业界公认为纳米技术时代取代现有单晶硅材料的解决方案之一,是维持Moore 定律走势的一大利器。图1 为国际上SOI材料头号供应商- - 法国Soitec 公司给出的先进材料的发展路线图。SOI、绝缘体上应变硅(sSOI)和绝缘体上锗(GOI)将成为纳米尺度极大规模集成电路的高端衬底材料。 2、什么是SOI? SOI（Silicon-On-Insulator绝缘上的硅 图2：（a）绝缘体作为衬底 （b）绝缘薄膜位于绝缘体上 3、SOI技术的优点 SOI是一种具有独特的“Si/ 绝缘层/Si”三层结构的新型硅基半导体材料。它通过绝缘 埋层( 通常为SiO2) 实现了器件和衬底的全介质隔离, 在器件性能上具有以下优点: 1) 减小了寄生电容, 提高了运行速度。与体硅材料相比, SOI 器件的运行速度提高了20- 35%; 2) 具有更低的功耗。由于减小了寄生电容, 降低了漏电, SOI 器件功耗可减小35- 70%; 3) 消除了闭锁效应; 4) 抑制了衬底的脉冲电流干扰, 减少了软错误的发生; 5) 与现有硅工艺兼容, 可减少13- 20%的工序。 SOI 在高性能超大规模集成电路、高速存贮设备、低功耗电路、高温传感器、军用抗辐照器件、移动通讯系统、光电子集成器件以及MEMS(微机电)等领域具有极其广阔的应用前景. 3.1 寄生电容 目前的CMOS集成电路绝大部分是在体硅衬底上制造的,这主要是由于采用柴可拉斯基直拉或区熔技术能生产出电子级纯度的硅材料,且在硅上可生长高质量的氧化物,这在锗或化合物半导体上实现起来是很困难的。然而,在体硅上制造的MOSFET 的硅片厚度约500μm ,但只有硅片顶层(约1μm厚) 用于制作器件,器件和衬底之间的相互作用引起了一系列寄生效应,即结与衬底本体之间的电容,以及结与场氧化层下面的沟道隔离注入层之间的电容。其中源、漏扩散区与衬底之间的寄生电容随衬底搀杂浓度增加而增加。由于现代的深亚微米器件中,衬底浓度比常规MOS器件的浓度高,因此,这个寄生电容变得更大。但在SOI器件中,结与衬底的最大电容是隐埋的绝缘体电容(见图3)。该电容正比于电容材料的介电常数,而SiO的介电常数约为Si的1 /3 ,因此,隐埋二氧化硅层的寄生电容大大小于体硅结的耗尽层电容,它不随电压降低、器件尺寸缩小而增加。另外, SOI器件的布线等寄生电容,如硅衬底和多晶硅层、金属互连线之间的电容也减少了。在U LSI向深亚微米方向发展时, SOI器件的寄生电容小的优势更加明显,寄生电容的降低将明显提高电路的速度。 图3 ：SOI n沟道MOSFET剖面图 3.2闭锁效应 闭锁( latch-up)效应,或称为可控硅效应,是体硅CMO S 电路中的一个特有问题。从图2所示CMOS的断面结构图上,可以看到其内部存在纵向N PN、横向PN P两个寄生双极晶体管,它们分别由衬底、阱和源、漏结构成。若以Rw 表示P阱的电阻,Rs 表示衬底的电阻,其它掺杂区的内阻略而不记,那么这些寄生晶体管和Rw、Rs 一起便形成了图4所示的正反馈电路构成了可控硅结构。当电流放大系数U1* U2 1,且两个晶体管的基极-发射极正向偏置,闭锁效应即可触发。如果采用SOI衬底(见图1) ,由于没有到衬底的电流通道,闭锁效应的纵向通 路被切断, SOI电路将具有很好的抗闭锁性。 图4：体 COMS中的寄生晶体管纵向npn和横向pnp双极晶体管 4、SOI的主要制备工艺 4.1注氧隔离的SIMOX 技术 注氧隔离的SIMOX 技术受到美国IBM 公司的极力推崇, 是迄今较先进和成熟的SOI 制备技术。该技术的工艺主要包括氧离子注入(用以在硅表层下产生一个高浓度的注氧层