TMS320C6678JTAG硬件设计知识点整理.docxVIP

4 JTAGKeystoneⅠ上的JTAG接口用于和测试仿真系统通信，尽管JTAG对于系统运行不是必须的，但是强烈推荐所有设计上都使用JTAG接口。4.1 JTAG/EmulationJTAG/Emulation相关的文档：Emulation and Trace Headers Technical Reference Manual(SPRU655) (but notedifferences defined below)Boundary Scan Test Specification (IEEE-1149.1)AC Coupled Net Test Specification (IEEE-1149.6)Clocking Design Guide for KeyStone Devices Application Report(SPRABI4)4.1.1 JTAG/Emulation的配置IEEE1149.1-1990标准，IEEE标准测试访问端口和边界扫描结构（JTAG）接口可以用于边界扫描和仿真。边界扫描的实现和IEEE-1149.1以及IEEE1149.6（用于SerDes端口）。不管器件是什么样的配置，边界扫描都可以使用。作为仿真接口，JTAG端口可以用于多种模式：标准仿真模式：只需要5个标准JTAG信号【TCK，TDI，TD0，TMS，TRST】HS-RTDX仿真模式：需要5个标准JTAG信号，加上EMU0 和/或 EMU1。在这种模式下，EMU0 和/或 EMU1在这种模式下是双向的。Trace port：trace port支持实时复制特定的内部数据。Trace port使用EMU[18:00]引脚来输出trace数据，但是，使用的引脚数是可以配置的。不管器件是什么样的配置，仿真功能都可以使用。任何未使用的仿真信号可以悬空。4.1.2 JTAG/Emulation 的系统实现对于大多数的系统层次的实现细节，查看Emulation and Trace Headers Technical Reference Manual(SPRU655)，不过KeystoneⅠ器件的实现和该文档中说明的有所不同。尽管上述文档暗示了3.3V的信号，不过只要TVD源是1.8V的，1.8V的信号也是支持的。【TVD全称Target Voltage Detect，对应于14针的JTAG的第5个引脚，较新的仿真器硬件可以调整电压以匹配目标器件的电压。所以对于6678，这个引脚接1.8V，给较新的仿真器来检测。】对于未使用trace特性的单个器件的连接，可以使用标准14引脚的连接器以及非缓冲的连接【评估板上没有使用缓冲，但是没有14引脚连接器】。如果使用了trace特性（需要60引脚的仿真器连接），5个标准JTAG信号需要被缓冲并且TCLK和RTCLK需要被分别缓冲。建议在TCLK上接上并联交流终端匹配。EMU0和EMU1不能被缓冲，因为在HS-RTDX模式下，它们是双向信号。对于有多个DSP而没有使用trace分析特性的系统，JTAG信号需要如上述一样被缓冲，但是可以使用14引脚连接。如果在多DSP系统中trace分析特性被使用了，有两个推荐的解决方案：一、带trace的仿真器，解决方案1：每个DSP一个trace header这样做的优点：》最简单》电气特性简洁这样做的缺点：》贵（需要多个连接头）》占用板子的面积》这样就没有全局断点，同步运行/暂停功能了二、带trace的仿真器，解决方案2：单个trace header这样做的优点：》电气特性相对简洁》支持全局断点、同步运行/暂停功能这样做的缺点：》只在一个器件上支持trace》trace的带宽少了（EMU0用于全局断点了）》EMU1上缺少AET action pointsEMU信号不用上拉，都有内部上拉的。尽管图上没有画出缓冲器，但是多DSP连接中推荐使用缓冲器。如果使用了trace功能，从信号完整性的角度来考虑，不要把14引脚的接头和60引脚的接头都加上。有60转14引脚的转接器，这样就可以接14引脚的仿真器了（但是14引脚的仿真器不支持trace功能）有的仿真器不支持1.8V的IO电压。4.1.3 未使用的Emulation引脚功能TI的器件上有JTAG接口和EMULATION接口，如果未使用，除了TRST引脚之外，其他的都可以悬空，而TRST需要下拉。