第2章 QiartuaII使用方法.pptVIP

下载本文档

8
0
约3.25千字
约 98页
2017-06-28 发布于河南
举报
版权申诉

第2章 QiartuaII使用方法.ppt

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第2章 QiartuaII使用方法

第2章QiartuaII的使用方法;2.1 Quartus II 设计流程;2.1 Quartus II 设计流程;2. 创建工程;2. 创建工程;2. 创建工程;2. 创建工程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;4．全程编译 Processing-Start Complication启动全程编译;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;图4-13 向波形编辑器拖入信号节点;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.1 QuartusII设计流程;2.2 嵌入式逻辑分析仪;2.2 嵌入式逻辑分析仪;2.2 嵌入式逻辑分析仪;2.2 嵌入式逻辑分析仪;2.3 编辑SignalTapII的触发信号;2.3 编辑SignalTapII的触发信号;2.3 编辑SignalTapII的触发信号;2.4 LPM_ROM宏模块应用;2.4 LPM_ROM宏模块应用;2.4 LPM_ROM宏模块应用;2.4 LPM_ROM宏模块应用;2.4 LPM_ROM宏模块应用;2.4 LPM_ROM宏模块应用;2.4 LPM_ROM宏模块应用;图4-42 LPM宏功能块设定;图4-43 选择data_rom模块数据线和地址线宽;2.4 LPM_ROM宏模块应用;2.4 LPM_ROM宏模块应用;2.4 LPM_ROM宏模块应用;【例4-3】 LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY altera_mf; USE altera_mf.altera_mf_components.all; --使用宏功能库中的所有元件 ENTITY data_rom IS PORT (address : IN STD_LOGIC_VECTOR (5 DOWNTO 0); inclock : IN STD_LOGIC ; q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) ); END data_rom; ARCHITECTURE SYN OF data_rom IS SIGNAL sub_wire0 : STD_LOGIC_VECTOR (7 DOWNTO 0); COMPONENT altsyncram --例化altsyncram元件，调用了LPM模块ltsyncram GENERIC ( --参数传递语句 intended_device_family : STRING; --类属参量数据类型定义 width_a : NATURAL; widthad_a : NATURAL; numwords_a : NATURAL; operation_mode : STRING; outdata_reg_a : STRING; address_aclr_a : STRING; outdata_aclr_a : STRING; width_byteena_a : NATURAL; init_file : STRING; lpm_hint : STRING; lpm_type : STRING ); PORT ( clock0 : IN STD_LOGIC ; --altsyncram元件接口声明 address_a: IN STD_LOGIC_VECTOR (5 DOWNTO 0); q_a : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) ); END COMPONENT;;（续上） BEGIN q = sub_wire0(7 DOWNTO 0); altsyncram_component : altsyncram GENERIC MAP ( intended_device_family = Cyclone, --参数传递映射 width_a = 8, --数据线宽度8 widthad_a = 6, --地址线宽度6 numwords_