计数器分频器输出端.pptVIP

实验三 七段数码管静态驱动及 加法集成计数器的应用 三、实验的基本原理 5、CD4040：十二位串行进位二进制计数器/分频器 四、实验内容及要求 下次内容： 七段数码管静态驱动及可逆加减法集成计数器的应用 一、实验目的 二、实验设备及用具 1、掌握MSI计数器和分频器的逻辑功能及使用方法; 2、掌握使用MSI计数器设计任意模计数器的方法。 1、数字逻辑实验箱 一台； 2、双踪示波器 一台； 3、万用表 一只； 4、74LS00（1片）、74LS90（2片）CD4040（1片） 1、计数器是数字电路中应用最广泛的功能部件； 2、用于计数、分频、定时、产生序列信号及数据处理； 3、灵活使用中规模集成计数器的“清零端”、“置一端”及“进位/借位端”可以级联出任意进制计数器，其方法有置零法（复位法）和置数法（置位法）。 4、74LS90：二－五－十进制异步计数器 ※ CPB：二～五进制计数／分频器时钟输入端，下降沿有效; ※ CPA：二进制计数分频器和十进制计数器时钟输入端，下降沿有效; ※ QA、QB、QC、QD：计数器／分频器输出端; ※RO(1)、RO(2)：异步清零复位端。两端同为高电平时有效，计数器清零。在计数过程中此两端至少有一端为低电平。 ※ R9(1)、R9(2)：异步置9端，两端同为高电平时有效，计数器输出置9。在计数过程中此两端至少有一端为低电平。 74LS90 引脚使用说明： 8421十进制计数时序表 5421五-十进制计数时序表 ※ CP：时钟（计数）输入端，下降沿有效。 ※ RD：异步清零端，高电平有效，即将Q1~Q12清零。该端通常处于低电平。 ※ Q1~Q12：输出端。QN为CP的2N分频。 由CD4040对2048Hz的脉冲信号分频输出1Hz. 引脚编号n= Qn= 2408/2n 5、数码管显示模块——BCD码输入 1、使用2片74LS90设计一个60进制加法计数器电路。 （1）计数顺序为00、01、02……58、59、00……； （2）由CD4040对2048Hz的脉冲信号分频输出1Hz的输出作为60进制计数器的时钟； （3）将计数器输出连接到实验箱的数码管显示模块（模块输入为4位BCD码）。 注：使用74LS90设计一个24进制加法计数器电路； 计数顺序为00、01……22、23、00……。 器件：74LS193（2片） 74LS47、74LS48（自行查找相关资料——理论书75页） 共阴阳数码管、共阳数码管（理论书74、219页） 实验要求： （1）计数顺序为00、59、58、57……01、00、59……； （2）由CD4040对2048Hz的脉冲信号分频输出1Hz的输出作为60进制计数器的时钟； （3）计数结果由实验箱的数码管（共阴、共阳数码管各一个）显示。