CRC328循环冗余编译码仿真程序.docxVIP

//编码译码仿真程序（编码译码合并）`timescale 1ns/1nsmodule crc32_8_tp; reg clk,rstn,hrecv,load; reg [39:0] datacrci;//译码输入 wire rdata; wire dfinish;//译码完成输出1 wire error;//译码失败输出1 reg [7:0] sdata;//编码输入8位信息 wire [39:0] datacrco;//编码后输出40位信息 wire hsend;//编码完成输出1parameter DELY=100;crc32 u1(clk,rstn,load,sdata,datacrco,hsend);crc32_decode u2(clk,rstn,hrecv,datacrci,rdata,dfinish,error);always #DELY clk=~clk;initial begin clk=1;rstn=1;load=1;hrecv=1; sdata=8d990;datacrci=datacrco;#DELY sdata=8d100;datacrci=datacrco;#DELY sdata=8d456;datacrci=datacrco;rstn=~rstn;//复位信号反转#DELY sdata=8d545;datacrci=datacrco;#DELY sdata=8d888;datacrci=datacrco;#DELY sdata=8d999;datacrci=datacrco;#DELY sdata=8d100;datacrci=datacrco;#DELY sdata=8d150;datacrci=datacrco;#DELY sdata=8d210;datacrci=datacrco;#DELY $finish;endinitial $monitor($time,,,%b,%b,%d,%d,datacrco,rdata,dfinish,error);endmodule //译码源代码module crc32_decode(clk,rstn,hrecv,datacrci,rdata,dfinish,error); input clk,rstn;//时钟和复位信息 input hrecv;//为1时开始接受信息译码 output reg[7:0] rdata;//解码后数据 input [39:0] datacrci;//收到的编码信息 output reg dfinish;//译码完成信号 output reg error;//译码错误信息reg[39:0] rdtemp;//定义寄存器 parameter gx=33b100000100110000010001110110110111;//生成多项式always @(posedge clk or negedge rstn) if (rstn) begin rdata=0 ; dfinish=0; error=0; end else if (hrecv) begin rdtemp=datacrci; if (rdtemp[39]) rdtemp[39:7]=rdtemp[39:7]^gx; if (rdtemp[38]) rdtemp[38:6]=rdtemp[38:6]^gx; if (rdtemp[37]) rdtemp[37:5]=rdtemp[37:5]^gx; if (rdtemp[36]) rdtemp[36:4]=rdtemp[36:4]^gx; if (rdtemp[35]) rdtemp[35:3]=rdtemp[35:3]^gx; if (rdtemp[34]) rdtemp[34:2]=rdtemp[34:2]^gx; if (rdtemp[33]) rdtemp[33:1]=rdtemp[33:1]^gx; if (rdtemp[32]) rdtemp[32:0]=rdtemp[32:0]^gx; if (rdtemp[32:0]^datacrci[32:0]==0) begin rdata=datacrci[39:32]; dfinish=1; error=0; end else begin rdata=0; dfinish=0; error=1; end end else begin dfinish=0; error=0;end