2014年1月06169答案.docVIP

一、单项选择题 1．B 2．A 3．D 4．A 5．B 6．A 7．A 8．B 9．B 10．A 11．D 12．D 13．B 14．A 15．D 二、名词解释题 16．PLD 可编程逻辑器件 17．FPGA 现场可编程门阵列 18．CPLD 复杂可编程逻辑器件 三、判断改错题： 19．自顶向下设计思路是首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块设计后进行连接，再形成系统，最后经调试、测量看整个系统是否达到规定的性能指标。 （ ( ） 改为：自底向上设计思路是首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块设计后进行连接，再形成系统，最后经调试、测量看整个系统是否达到规定的性能指标。 20．在应用ISE Foundation进行开发设计过程中，在进行仿真前，可以运行ISE Simulator 或者HDL Bench而规划和设计加到待测试模块的输入激励。 （ √ ） 21．IP核按照提供形式可以分为：硬核、固核、软核。 （ √ ） 22．为了在ISE集成开发环境中直接调用ModelSim，必须通过ISE中的仿真软件接口集成ModelSim，并装载、编译相应的仿真库。 （ √ ） 四、简答题 23．利用EDA技术进行电子系统设计的方式具有哪些特点？ （p.4~p.6） 利用EDA技术进行电子系统设计的方式具有几个特点： 软件硬化、硬件软化 自顶向下的设计方法 集设计、仿真和测试于一体 在系统可现场编程，在线升级 设计工作标准化，模块可移植共享 24．什么是IP CORE复用？IP CORE复用在集成电路设计中的价值是什么？ （p.123） IP CORE复用是指在设计新产品时采用已有的各种功能模块，即使进行修改也是非常有限的。在集成电路设计中，IP CORE复用可以减少设计的人力和风险，缩短设计周期，确保优良品质。 25．FPGA由哪四种资源构成？这四种资源的作用是什么？ （p.193） FPGA由四种资源构成：可编程逻辑模块CLB、可编程I/O单元IOB、互连资源和静态RAM。各部分的功能： 可编程逻辑模块CLB用于实现用户指定的逻辑功能； 可编程I/O单元IOB为内部逻辑与器件封装引脚之间提供可编程接口； 互连资源实现各个CLB之间、CLB和IOB之间以及全局信号与CLB和IOB之间的连接； 静态RAM用于存放编程数据。 26．简述在刚安装好的ISE中调用ModelSim进行数字系统时序仿真的步骤。（不要求写出具体的操作）。 （p.158~p.165） 在刚安装好的ISE中调用ModelSim进行数字系统时序仿真的步骤： 在ISE中设置仿真接口； 编译ISE安装目录下的Xilinx器件库，建立仿真库； 在ISE中创建工程； 建立时序仿真文件；（设置综合工具和约束文件，进行逻辑综合和物理实现） 进行时序仿真 五、程序分析题 27．（1） in2 or （2） 输入信号 输出信号 in1 in2 out1 out2 out3 3’b110 3’b100 1’b1 1’b0 1’b0 3’b101 3’b101 1’b0 1’b1 1’b0 28．电路原理图为： 六、编程题 29．用verilog HDL设计一个组合逻辑电路系统，按下表所示关系，输出信号驱动至共阳极七段LED以显示相应信息。 系统输入 data_in[3:0] 系统输出到七段LED的数据 data_out[6:0]（共阳极） 七段LED图例 4’b0000 7’b1000000 4’b0001 7’b1111001 4’b0010 7’b0100100 4’b0011 7’b0110000 4’b0100 7’b0011001 其它情况 7’b1000000 module test(data_in,data_out); output[6:0] data_out; input[3:0] data_in; reg[6:0] data_out; always @(data_in) begin case (data_in) 4b0000:data_out=7b1000000; 4b0001:data_out=7b11