【Easy CPLD570】Verilog实现8x8LED矩阵灯显示.pdf

Verilog实现8x8LED矩阵灯显示 1 原理图 8x8的矩阵LED ，行H1-H8为共阳，采用三极管增加驱动，但此实验板采用5V供电，因 此无论行控制信号输出高电平或是低电平，都会导致LED有供电，只是供电强弱不一样，但 都可能点亮LED，所以实现时需要将不供电时输出高阻z ，同理对数据信号V1-V8 。 此矩阵显示原理也是分时显示每一列数据，轮流显示速率较快，让人眼无法反映识别出 来，避免闪烁。 2 CPLD 代码 module LED_array ( clk_24m, reset_n, Hline, //行位选信号线。 Vline //列数据信号线。 ); input wire clk_24m; input wire reset_n; 第1 页, 共5 页 output wire [7:0] Hline; output wire [7:0] Vline; /****************************************************************************** 24M 时钟分频，用于内部控制及计数等。 ******************************************************************************/ reg [14:0] count_div1; wire condition_732; //732 Hz 时钟信号。 always @ (posedge clk_24m or negedge reset_n) begin if(reset_n == 1b0) count_div1 = 15h0000; else count_div1 = count_div1 + 15h0001; end /****************************************************************************** condition_732: 732Hz时钟信号，高电平持续一个24MHz 时钟周期，其余时间为低电平。 ******************************************************************************/ assign condition_732 = count_div1[14:0]; //24MHz/2^15=732Hz 。 /****************************************************************************** 对行输出IO轮流赋值，相当于分时显示每一列数据，轮转速度要快，才能让显示不闪烁。 ******************************************************************************/ reg [7:0] Hshift; always @ (posedge clk_24m or negedge reset_n) begin if(reset_n == 1b0) Hshift = 8h01; //初值为1，时刻都只有一个bit为高。 else if (condition_732 == 1b1) //采用732Hz时钟， 对IO赋值进行轮转。 Hshift = { Hshift[6:0],Hshift[7] }; //通过移位实现输出IO轮流赋值。 else; end /****************************************************************************** 行控制信号寄存器值赋值给行输出信号线，不点灯时赋值高阻。 ******************************************************************************/ assign Hline[0] = Hshift[0] == 1b1 ? 1b0 :1bz; assign Hline[1] = Hshift[1] == 1b1 ? 1b0 :1bz; as