计算机组成原理(中央处理器)技术总结.ppt

图5.46 动态执行技术核心结构示意图 实现动态执行的关键：取消传统的“取指” 和“执行”两阶段之间指令需要线性排列的限制，而使用一个指令缓冲池以开辟一个较长的指令窗口，以便允许执行单元能在一个较大的范围内调遣和执行已译码过的程序指令流。 与指令缓冲池相连的三个硬件单元是： 取指/译码单元 调遣/执行单元 回收单元 取指/译码单元 其功能是从指令cache读取程序指令流，将其译码成相应的微操作系列，以指明该指令流所需的数据流。遇到转移指令，通过转移目标缓冲器BTB来预测是否发生转移，并给出下一指令地址送往指令指针寄存器IP中。取指/译码单元是一个有序单元，它有三个并行的指令译码器ID，故一个CPU周期能向指令缓冲池同时送入3个微操作。 调遣/执行单元 其功能是从数据cache接收数据流，根据数据的相关性和资源可用性来规划微操作的执行，并暂存推测执行的结果。调遣/执行单元是一个无序单元，它包括五个端口逻辑、两个整数执行部件(IEU)、一个浮点执行部件(FEU)、一个转移部件 (JEU)、两个地址生成部件(AGU)。使用一种伪FIFO算法对它们进行调度，取得执行结果的伪操作立即返回指令缓冲池。这个过程并不严格按照程序中原来的顺序执行微操作，因此是一个无序完成的过程。调遣/执行单元在一个CPU周期内最多能执行5个微操作(每个端口1个)，但一般是执行3个微操作，故称这种指令流水线是超标度为3的超标量结构。 回收单元其功能是检查指令缓冲池中的微操作状态，找出那些已被执行完的微操作，并且按原始顺序对它们重新排序。如果一条指令的全部微操作均已完成，则按原始顺序逐个回收，将它们保存在回收寄存器RRF中，并删除指令缓冲池中该指令的全部微操作。然后按RRF内容将指令结果写入通用寄存器或存储器中，并设置相应的机器状态。回收单元是一个有序单元。 虽然调遣/执行单元以无序方式执行指令微操作，而回收单元保证最终能得到符合程序要求的指令执行正确结果。与流水线相对应，回收单元能够在一个CPU周期内同时回收3个微操作。 本章小结 　 　　CPU是计算机的中央处理部件，具有指令控制、操作控制、时间控制、数据加工等 基本功能。 　　早期的CPU由运算器和控制器两大部分组成。随着高密度集成电路技术的发展，当今的C PU芯片变成运算器、cache和控制器三大部分，其中还包括浮点运算器、存储管理部件等。CPU至少要有如下六类寄存器：指令寄存器、程序计数器、地址寄存器、缓冲寄存器、通用寄存器、状态条件寄存器。 　　CPU从存储器取出一条指令并执行这条指令的时间和称为指令周期。由于各种指令的操作功能不同，各种指令的指令周期是不尽相同的。划分指令周期，是设计操作控制器的重要依据 。 　 时序信号产生器提供CPU周期(也称机器周期)所需的时序信号。操作控制器利用这些时序信号进行定时，有条不紊地取出一条指令并执行这条指令。 　　微程序设计技术是利用软件方法设计操作控制器的一门技术，具有规整性、灵活性、可维护性等一系列优点，因而在计算机设计中得到了广泛应用，并取代了早期采用的硬布线控制器设计技术。但是随着VLSI技术的发展和对机器速度的要求，硬布线逻辑设计思想又得到了重视。硬布线控制器的基本思想是：某一微操作控制信号是指令操作码译码输出、时序信号和状态条件信号的逻辑函数，即用布尔代数写出逻辑表达式，然后用门电路和触发器等器件实现。 　 从简单到复杂，举出MC6800、Intel8088、IBM370、Intel80486等传统CPU的结构，目的在于使读者由浅入深地理解教学内容，也使读者了解了计算机技术的发展历程。同时也成为最基本的基础知识。 　　不论微型机还是巨型机，并行处理技术已成为计算机技术发展的主流。并行处理技术可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式：(1)时间并行，(2)空间并行， (3)时间并行+空间并行。 流水CPU是以时间并行性为原理构造的处理器，是一种非常经济而实用的并行技术。目前的高性能微处理器几乎无一例外地使用了流水技术。流水技术中的主要问题是资源相关、数据相关和控制相关，为此需要采取相应的技术对策，才能保证流水线畅通而不断流。 RISC CPU是继承CISC的成功技术并在克服CISC机器缺点的基础上发展起来的。RISC机器的三个基本要素是：(1)一个有限的简单指令集，(2)CPU配备大量的通用寄存器，(3)强调指令流水线的优化。注意，RISC机器一定是流水CPU，但流水CPU不一定是RISC机器。如奔腾CPU是流水CPU，但奔腾机是CISC机器。 　　多媒体CPU是带有MMX技术的处理器。MMX是一种多媒体扩展结构技术，特别适合于图像数据处理