6时序逻辑电路ppt课件.pptVIP

6.1 时序逻辑电路的基本概念 6.2同步时序逻辑电路的分析 6.4异步时序逻辑电路的分析 6.3同步时序逻辑电路的设计 6.5若干典型时序逻辑集成电路 6.7时序可编程逻辑器件 作业 6.1.1，6.1.5 6.1.6，6.2.3，6.2.6 6.4.2 6.3.4，6.3.6 6.5.1，6.5. 3， 6.5.6，6.5.10 6.5.11，6.5. 13， 6.5.15，6.5.19 6.7.1 1. 用同步清零端或置数端归零构成N进制计数器 2. 用异步清零端或置数端归零构成N进置计数器 （1）写出状态SN-1的二进制代码。 （2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。 （1）写出状态SN的二进制代码。 （2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。 最常见的是利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。 用74LS161(异步清零同步置数)构成一个十二进制计数器 SN＝S12＝1100 例 D0～D3可随意处理 D0～D3必须都接0 SN-1＝S11＝1011 ＞ ＞ 用异步清零端RD归零 用同步置数端LD归零 Q A Q B Q C Q D P C r 74161 A B C D T 1 LD ( a ) Q A Q B Q C Q D P C r 74161 A B C D T 1 LD ( b ) Q A Q B Q C Q D P C r 74161 A B C D T 1 LD ( c ) O C 1 1 0 0 1 1 Q A Q B Q C Q D P C r 74161 A B C D T 1 LD ( d ) O C 1 0 1 0 0 1 O C O C 1 CP CP CP CP CP CP CP CP 模 7 计数器的四种实现方法 异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。 100进制计数器 若NM,则先进行容量扩展，再跳过多余状态实现 例：用74HCT139构成24进制计数器 5. 环形计数器 （1） 环形计数器 （2） 扭环形计数器（约翰逊计数器） 　　计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。 　　计数器可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用集成计数器构成N进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得N进制计数器。 6.7 时序可编程逻辑器件 6.7.1 时序可编程器件中的宏单元 6.7 时序可编程逻辑器件 6.7.1 时序可编程逻辑器件中的宏单元 6.7.2 时序可编程逻辑器件的主要类型 6.7.3通用阵列逻辑GAL 6.7.1 时序可编程逻辑器件中的宏单元 1. 通用阵列逻辑（GAL） 在PLA和PAL基础上发展起来的增强型器件.电路设计者可根据需要编程，对宏单元的内部电路进行不同模式的组合，从而使输出功能具有一定的灵活性和通用性。 6.7.2 时序可编程逻辑器件的主要类型 2. 复杂可编程逻辑器件（CPLD） 集成了多个逻辑单元块，每个逻辑块就相当于一个GAL器件。这些逻辑块可以通过共享可编程开关阵列组成的互连资源，实现它们之间的信息交换，也可以与周围的I/O模块相连，实现与芯片外部交换信息。 3. 现场可编程门阵列（FPGA） 芯片内部主要由许多不同功能的可编程逻辑模块组成，靠纵横交错的分布式可编程互联线连接起来，可构成极其复杂的逻辑电路。它更适合于实现多级逻辑功能，并且具有更高的集成密度和应用灵活性在软件上，亦有相应的操作系统配套。这样，可使整个数字系统（包括软、硬件系统）都在单个芯片上运行，即所谓的SOC技术。 2、输出结构类型太多，给设计和使用带来不便。 2、输出端设置了可编程的输出逻辑宏单元（OLMC）通过编程可将OLMC设置成不同的工作状态，即一片GAL便可实现PAL 的5种输出工作模式。器件的通用性强； GAL的优点： 1、由于采用的是双极型熔丝工艺，一旦编程后不能修改； PAL的不足： 1、采用电可擦除的E2CMOS工艺可以多次编程； 3、GAL工作速度快，功耗小 GAL的电路结构与PAL类似，由可编程的与逻辑阵列、 固定的或逻辑阵列和输出电路组成，但GAL的输出端增设了 可编程的的输出逻辑宏单元（OLMC）。通过编程可将 OLMC设置为不同的工作状态，可实现PAL的所有输出结构，产生组合、时序逻辑电路输出。 6.7.3通用