FPGA 驱动触摸屏(TFT).docVIP

FPGA 驱动触摸屏(TFT) 发表于 2010 年 09 月 07 日 由 hulin 1,830 views ????????? 可视化的操作已经广泛的深入我们的生活方方面面了，自己在做一些项目和实验都要用到可视化。我这儿把ALTERA公司的飓风二系列中的ep2c5接上触摸屏，本来是R[7:0]，G[7:0]和B[7:0]。也就是一个像素的数据量就是3字节，但由于很多DSP或者单片机数据总线格式一般是16bit和32bit。本人在这儿使用16bit，根据人的视觉感受，我们把24bit抽取出16bit。格式为pixdata[15:0]={R[7:3],G[7:2],B[7:3]}取其每个色相的高位（取R高5位，取G高6位，取B高5位，组成RBG565格式）。虽然在每一个像素都有色相不全，但是这样基本能显示所有的图片。 FPGA的程序模块根据TFT LCD的显示控制时序编写Verilog代码，以实现显示图片的功能。其时序如图：????????????? ???????????? 一、FPGA ?LCD显示模块的Verilog代码： module TftControl(????????????????????? // inputs???????????????????? reset,??????????????????? tftcs,?????????????????? clk,???????????????????R_in,???????????????????G_in,???????????????????B_in,???????????????????//outputs???????????????????hsync,???????????????????vsync,???????????????????R,???????????????????G,???????????????????B,???????????????????pixclk,???????????????????tften,???????????????????startpicture,???????????????????pictureclk???????????????????); //inputsinput reset;input tftcs;input clk;input [4:0] R_in;input [5:0] G_in;input [4:0] B_in;//outputsoutput hsync;output vsync;output [4:0] R;output [5:0] G;output [4:0] B;output startpicture;output pictureclk;output pixclk;output tften;?????? wire hsync;wire vsync;wire startpicture;?????? reg tften;reg [4:0] R;reg [5:0] G;reg [4:0] B;reg pixclk;reg pictureclk;reg [10:0] pix_count;reg [10:0] line_count;reg [2:0] counter;?????? ? // 320 by 240 VGA timing parameters// horizontal timing parametersparameter hsync_end = 30; //sync pulse, 320×240 = 96parameter hblank_begin = 68; // = sync + back porch, 320×240 = 68parameter hblank_end = 388; // = sync + back porch + h_resolution, 320×240 = 388parameter hline_end = 408; // = sync + back porch + h_resolution + front porch, 320×240 = 408?????? // vertical timing parametersparameter vsync_end = 3; //sync pulse, 320×240 = 3parameter vblank_begin = 18; // = sync + back porch, 320×240 = 18parameter vblank_end = 258; // = sync + back porch + v_resolut