嵌入式系统设计 第三章——嵌入式处理器.pptVIP

* 流水线技术是一种将每条指令分解为多步，并让各步操作重叠，从而实现几条指令并行处理的技术。 程序中的指令仍是一条条顺序执行，但可以预先取若干条指令，并在当前指令尚未执行完时，提前启动后续指令的另一些操作步骤。这样显然可加速一段程序的运行过程。 市场上推出的各种不同的1 6位/ 3 2位微处理器基本上都采用了流水线技术。如8 0 4 8 6和P e n t i u m均使用了6步流水线结构，流水线的6步为： ( 1 ) 取指令。C P U从高速缓存或内存中取一条指令。 ( 2 ) 指令译码。分析指令性质。 ( 3 ) 地址生成。很多指令要访问存储器中的操作数，操作数的地址也许在指令字中，也许要经过某些运算得到。 ( 4 ) 取操作数。当指令需要操作数时，就需再访问存储器，对操作数寻址并读出。 ( 5 ) 执行指令。由A L U执行指令规定的操作。 ( 6 ) 存储或“写回”结果。最后运算结果存放至某一内存单元或写回累加器A。 在理想情况下，每步需要一个时钟周期。当流水线完全装满时，每个时钟周期平均有一条指令从流水线上执行完毕，输出结果，就像轿车从组装线上开出来一样。P e n t i u m、Pentium Pro和Pentium II处理器的超标量设计更是分别结合了两条和三条独立的指令流水线，每条流水线平均在一个时钟周期内执行一条指令，所以它们平均 流水线技术是通过增加计算机硬件来实现的。例如要能预取指令，就需要增加取指令的硬件电路，并把取来的指令存放到指令队列缓存器中，使M P U能同时进行取指令和分析、执行指令的操作。因此，在1 6位/3 2位微处理器中一般含有两个算术逻辑单元A L U，一个主A L U用于执行指令，另一个A L U专用于地址生成，这样才可使地址计算与其它操作重叠进行。 * PC: Program Counter 程序计数器 从简单的三级流水线到先进的8级流水线结构。ARM11是ARM家族中性能最强的一个系列。 ARM7TM 通常只能在200MHz以下的频率运行； ARM11系列处理器展示了在性能上的巨大提升，首先推出350M~500MHz时钟频率的内核，在未来将上升到 1GHz时钟频率。 ? PC代表程序计数器，流水线使用三个阶段，因此指令分为三个阶段执行：1.取指（从存储器装载一条指令）；2.译码（识别将要被执行的指令）；3.执行 （处理指令并将结果写回寄存器）。而R15（PC）总是指向“正在取指”的指令，而不是指向“正在执行”的指令或正在“译码”的指令。一般来说，人们习惯 性约定将“正在执行的指令作为参考点”，称之为当前第一条指令，因此PC总是指向第三条指令。当ARM状态时，每条指令为4字节长，所以PC始终指向该指 令地址加8字节的地址，即：PC值=当前程序执行位置+8； * * LDR：加载指令用于从存储器中将32位的字数据传送到寄存器 在第1 个指令执行周期，执行地址计算；在第2 个指令执行周期，从内存单元R0 中读取数据，并将数据放到数据总线上去；在第3 个指令执行周期，将数据总线上的数据写到寄存器R0 中去。 * BL是跳转指令，用于实现子程序调用一个基本手段。 跳转之前，将当前PC的内容保存在寄存器中，然后从给定的目标地址处执行 * 超标量（Super Scalar）技术是RISC采用的有一种处理技术。是指在一个时钟周期内CPU可以执行一条以上的指令。它通过内装多条流水线来同时执行多个处理。其实质就是以空间换取时间。 * CPU缓存（Cache Memory）位于CPU与内存之间的临时存储器，它的容量比内存小但交换速度快。 缓存是为了解决CPU速度和内存速度的速度差异问题。内存中被CPU访问最频繁的数据和指令被复制入CPU中的缓存，这样CPU就可以不经常到相对很慢的内存中去取数据了，CPU只要到缓存中去取就行了，而缓存的速度要比内存快很多。 工作原理： 缓存的工作原理是当CPU要读取一个数据时，首先从缓存中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。 ??正是这样的读取机制使CPU读取缓存的命中率非常高（大多数CPU可达90%左右），也就是说CPU下一次要读取的数据90%都在缓存中，只有大约 10%需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先缓存后内存。 尺寸： 但是由于CPU芯片面积和成本的因素来考虑，缓存都很小。  CPU产品中，一级缓存的容量基本在4KB到64KB之间，二级缓存的容