实现高性能浮点设计-Altera.PDFVIP

白皮书 FPGA 实现高性能浮点设计 利用Arria® 10 FPGA 和SoC 发挥高性能浮点处理能力 作者 简介 Amulya Vishwanath 5G、机器学习、数据中心和高精度雷达等新一代计算密集型市场需要具有增强型浮点 DSP 产品营销经理 处理能力的 FPGA 和 SoC 来提高数字精度、降低功耗。Arria® 10 FPGA 和 SoC 是业界 英特尔可编程解决方案事业部 首款在专用硬核电路中自然支持单精度浮点数字信号处理 (DSP) 模块模式以及标准精度 1 和高精度定点计算的 FPGA 和 SoC。单精度浮点 DSP 模块模式遵循 IEEE 754 标准，由 IEEE 754 单精度浮点加法器和 IEEE 754 单精度浮点乘法器组成，如图 1 所示。全新 Arria 10 单精度浮点 DSP 模块模式可实现浮点算法，在运算效率和功耗方面可与定点运 算媲美。Arria 10 FPGA 和 SoC 中的这种 DSP 模块架构可带来多种生产率优势2 ，使其 成为高性能计算应用中图形处理单元 (GPU) 强有力的替代选择。 性能基准 为了演示 Arria 10 器件的单精度浮点处理能力，本文探讨了两种数字信号处理 (DSP) 应用： • 多相快速傅里叶变换 (FFT) • 单精度通用矩阵乘法 (SGEMM) 基于对以每秒浮点运算次数 (FLOPS) 测量的持续 DSP 性能和以每瓦 FLOPS 测量的功率 效率的分析，Arria 10 器件在这两个基准上实现了性能的显著提升。 多相 FFT FFT 是众多 DSP 应用（包括无线和雷达）中的通用构造模块。高精度雷达系统需要更 大动态的浮点数字精度来检测低可观测目标。Arria 10 浮点 FPGA 和 SoC 实现了这种更 高精度的处理，从而提高了系统动态范围，减少了信号损失，提高了信噪比。此基准测 试使用英特尔®开发的多相 FFT ，可以按比时钟速率更快的速率对数据进行采样。多相 FFT 基准测试作为一种基于模型的设计，使用在英特尔 FPGA 专用 DSP Builder 中可用 目录 的可编程 FFT IP 内核，在 MathWorks MATLAB*/Simulink* 软件中得以实现。3 简介 1 性能基准 1 多相 FFT 1 SGEM