PRESENTATIONNAME-专题周记系统.PDF

班級：電子三乙 指導教授：鄭經華 學號：D9930137 姓名：田靜樺 週記大綱 藉由IC設計競賽的題目，我學習去設計一個電 路，然而在這過程中，深深了解之前所學的東西 我並沒有學很好，有點後悔，因為我並不想只是 亂試參數做出電路，因此，近幾天，翻了之前學 過的書，將我了解的基礎知識寫在這週記裡面， 希望慢慢補回我不足的地方 。 未來1個月預期進度 3/20之前：學習IC設計的基本知識，以及 做IC設計競賽考古題 3/27之前：Design Compiler至SOC流程跑 一次 4/10之前：準備期中考至16 日 4/16之後：看與專題相關的期刊或是論文， 同時分配時間熟悉軟體 影響電路工作速度的元件 • 一個電路的工作速度或切換速度（switching speed）決定於輸出端所接的電容與電阻。 • 電容包括接線電容、閘極電容、擴散層電容（接 到輸出端的汲極區域）及其他寄生電容與接點電 容。 • 接線電容由金屬或多晶矽當導線產生，且包含其 邊緣電容。 影響電路工作速度的閘極電容 •閘極電容是輸出端接到下一級輸入的閘極上的電容。 •因此對於 CMOS 而言，它至少會有兩個閘極電容： 一個為PMOS上的電容，另一個為NMOS上的電容。 也就是說，扇出數目愈多的邏輯閘，其輸出端所接 的閘極電容個數愈多，其工作速度也就愈慢 。 影響電路工作速度的閘極電容 •雖然 MOS在不同工作模式，不同偏壓下，整個電容效應 值就會有差異；然而閘極電容Cg卻近似於「閘 --氧化層」 電容值，除了偏壓值介於零與臨限電壓之間的範圍之外， 不過在數位電路中偏壓在這範圍之內的時間相當短暫， 它可以被認為是趨於一個定值 Cg Cox A ，其中A為 閘極面積（或設計的通道面積），而 則是每單位面 Cox  積的「薄氧化層」電容為 Cox 其中 為氧化層厚 tox tox 度。 影響電路工作速度的擴散層電容 • 擴散層電容包含擴散表面與基體相鄰生成的電容和擴散區 域四周邊牆與基體產生的電容效應，因為擴散的深度為一 定值，所以這個因邊牆感應的電容值與擴散區域四周長度 成正比。因此全部的擴散層電容可表示為 其中a 、b為擴散區域的長與寬，Cja為每um會產生多少接² 面電容， Cjp則是每 um會產生多少周邊電容。從上面這個 式子可以發現，當擴散區域面積因技術進步線寬得以縮短 而減少時，周邊電容就變得更重要。 影響電路工作速度的接線電容與其他電容 • 接線電容：是輸出端接至下一極輸入端所需要的訊號導 線產生的電容稱之，一般多利用金屬和多晶矽作為導線。 但是， 金屬產生的電阻電容效應均比多晶矽還要來的小 ， 因此大部份的導線應該盡量使用金屬，直到要接至閘極 時才換成多晶矽。 • 其他電容：電容可能存在於任兩個電板之間，因此底下 的這些情況都會有電容的產生：閘極與通道之間、多晶 矽與基體之間、擴散層與基體之間、第一層金屬與基體 之間、第二層金屬與基體之間、第一層金屬與第二層金 屬之間、第一層金屬與多晶矽之間、第二層金屬與多晶 矽之間，這是對於雙層金屬單層多晶矽製程而言，若是 雙層金屬雙層多晶矽的製程技術，就還要考慮第二層多 晶矽與其他層導體之間可能產生的電容。 影響電路工作速度的通道電阻 • 通道電阻 因為: NMOS和PMOS的電壓電流曲線是非線性， 而且通道