quartus使用.pptVIP

下载本文档

3
0
约2.59千字
约 26页
2017-06-19 发布于四川
举报
版权申诉

quartus使用.ppt

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

Doc. number to be entered by Header and Footer 学习情境二：QuartusII原理图输入法主要内容项目任务项目目标实施步骤相关知识评价与总结 A. 项目任务 Electronic Design Automation 绵阳职业技术学院信息工程系【要求】应用原理图方法设计八位二进制加法器【知识点】应用原理图方法设计八位二进制加法器理解 Quartus II原理图输入法掌握 Quartus II原理图层次化设计方法理解 Quartus II器件编程【重点和难点】应用原理图方法设计八位二进制加法器下一页 §2.1 工作任务的陈述与背景 §2.2 完成工作任务的引导 §2.3 相关技术基本知识与基本技能 §2.4 小结上一页一、任务的陈述设计一个八位二进制加法器:要求在Quartus II 8.1软件平台上用原理图方式和层次化方法设计出一个八位二进制加法器，并通过编译及仿真检查设计结果。二、任务的背景加法器是数字系统中的基本逻辑器件，也是最基本的数字算法，无论乘法、减法、除法或FFT运算最终也要分解为加法运算。因此，加法器的设计是一个最基础的设计之一。 §2.1 工作任务的陈述与背景返回下一页 §2.2 完成工作任务的引导一、资讯为了完成八位二进制加法器的设计，首先要进行以下几点的准备工作: 1.了解加法器及相关基本知识 ①半加器的定义、真值表、逻辑表达式、元件符号; ②全加器的定义、真值表、逻辑表达式、元件符号; ③多位加法器的构成方式、特点。通过对加法器相关知识的阅读和分析，思考用于什么方式进行八位二进制加法器的设计。 2. Quartus Ⅱ 8.1软件的基本使用查阅相关书籍、网页资料，掌握QuartusⅡ8.1软件的基本使用方法。下一页上一页 3.理解层次化设计的方法为了使设计八位的二进制加法器变得容易理解且易于设计，那么采用层次化的方法设计就能使设计变得条理清晰，简单易懂，如何用QuartusⅡ8.1软件进行层次化设计以及设计原理图的时候，如何把层次的关系理好，这是一个要思考的问题。二、计划根据上节中的知识，制订设计方案如图2-1所示。三、决策从方案上看，设计方案至少有3种，下面来对这3种方案进行分析: 一般来说，多位加法器的构成方式主要分为并行进位和串行进位两种。并行进位一般来说速度快、占用资源多;而串行进位一般速度慢、 §2.2 完成工作任务的引导下一页占用资源少。同时实验表明，四位二进制并行加法器和串行级联加法器占用几乎相同的资源。这样，多位数加法器由四位二进制并行加法器级联构成是较好的选择。因此，采取第一种方案是实际设计中较好的选择，但是，由于本书的是针对初学者，考虑到浅显易懂的宗旨，我们在设计的时候主要介绍第一种设计方法，只在章节后对第一种设计方法作简略的介绍。四、实施 ①根据第一种设计方案，首先，制作底层半加器，根据数字电路中组合逻辑电路的设计方法，根据定义，列真值表，写逻辑表达式，画出它的逻辑电路图，然后用原理图方式(软件的使用，请参看本书3.3示节)进行半加器的设计。如图2-2所示。 §2.2 完成工作任务的引导上一页编译通过后，生成半加器的元件符号(图2-3)，以便设计全加器时调用。 ②同理，再进行一位全加器的设计，如图2-4所示。编译后，生成全加器的元件符号(图2-5)，以便设计八位加法器时调用。 ③采用串行进位的方式，进行八位二进制加法器的设计，如图2-6所示。编译正确后，即完成了八位二进制加法器的前期设计工作。下一页上一页 §2.2 完成工作任务的引导五、检查 QuartusⅡ 8.1软件的编译工具，主要是检查原理图或程序语法上是否有错误，但不能验证逻辑关系是否有错误，验证所设计的电路是否符合设计的要求，需要利用仿真工具进行波形仿真。下面对八位二进制加法器的各个底层模块和顶层模块进行仿真，以验证所设计的原理图逻辑上是否符合设计的要求。半加器仿真波形如图2-7所示。全加器仿真波形如图2-8所示。八位二进制加法器仿真波形如图2-9所示。可以看到，所设计的八位二进制加法器完全符合要求。如果有条件，可以把源代码下载到硬件中做最后的验证。下一页上一页 §2.2 完成工作任务的引导六、评估采用串行进位的方式所设计的八位