存储器、复杂可编程逻辑器和现场可编程门阵列.pptVIP

两种特殊类型的SRAM 2、DRAM的操作时序 FPGA的查找表的基本原理 N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多输入的查找表采用多个逻辑块级连的方式 CPLD和FPGA的区别 * 此处说明电压电流等为什麽用相量形式. * 等效电路由三个基本元件构成 * 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 一般的D/A转换器的输出都会再经过一个滤波器，把高频分量滤除掉，得到一个光滑的曲线。ROM在波形发生器中的应用，在电信行业用的最多的就是DDS 比如TI公式的DSP器件就为我们提供了这么一个三角函数的表，他不只存了1度，2度的函数值，他还存了1.1度,1.2度这样的函数值 SRAM用了8个mos管才存储一个bit，太浪费了。 两个高阻状态是不一样的。一个是SRAM处于不工作的待机状态，微功耗，一个是工作状态，只不过在最后关头，输出的数据被卡住。 SSRAM的这种从发模式，在连续读/写多个字时，可以减少外部地址总线的占用时间，提高读写效率。 和SRAM相比，他的存储单元的规模小的多，所以他可以用来组成更大规模的存储电路，但是速度较SRAM慢一些，因为有电容的存在。 由于DRAM的集成度高，存储容量大，因此需要较多的地址线。为了减少引线数目，DRAM大都采用行、列地址的分时送入的方法。 存储器虽然是功能简单单一的器件，但是他的发展还是非常快的，那么按照他的访问速度来分，可以分为这几个阶段。DDR,DDR2,DDR3的差异主要体现在接口型号上，为了满足高速应用，如果还用0,1这种高低电平的设计，会存在速度满足不了的情况，所以必须采用差分的方式去设计他的数据线。 在计算机发展之初，计算机的存储器，最早期是采用纸条打孔来存储，后来发展称磁带作为存储器。这个时候我们要访问磁带上访问数据的话，往往要将磁带转动很多次后才能找到数据。现在的随机存储器RAM有了另一个含义，既可以读操作，又可以写操作。 把一个文件写入flash存储器和从flash存储器里读出，需要的时间是不一样的，写入花的时间要长。 * 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 读A2地址单元数据 丛发模式读A2+1中的数据 丛发模式读A2+2中的数据 丛发模式读A2+3中的数据 丛发模式重新读A2中的数据 ADV=1:丛发模式读写 丛发模式读写模式：在有新地址输入后,自动产生后续地址进行读写操作,地址总线让出 读A1地址单元数据 丛发模式读A1+1中的数据 丛发模式读A1+2中的数据 在由SSRAM构成的计算机系统中，由于在时钟有效沿到来时，地址、数据、控制等信号被锁存到SSRAM内部的寄存器中，因此读写过程的延时等待均在时钟作用下，由SSRAM内部控制完成。此时，系统中的微处理器在读写SSRAM的同时，可以处理其他任务，从而提高了整个系统的工作速度。 SSRAM的使用特点： 1、动态存储单元及基本操作原理 T 存储单元 写操作:X=1 =0 T导通，电容器C与位线B连通 输入缓冲器被选通，数据DI经缓冲器和位线写入存储单元 如果DI为1，则向电容器充电，C存1;反之电容器放电,C存0 。 - 刷新R 行选线X 读/写 输出缓冲器/灵敏放大器 刷新缓冲器 输入缓冲器 位 线 B 7.2.3 动态随机存取存储器 读操作:X=1 =1 T导通，电容器C与位线B连通 输出缓冲器/灵敏放大器被选通，C中存储的数据通过位线和缓冲器输出 T / 刷新R 行选线X 输出缓冲器/灵敏放大器 刷新缓冲器 输入缓冲器 位 线 B 每次读出后，必须及时对读出单元刷新，即此时刷新控制R也为高电平，则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。 7.2.4 存储器容量的扩展 位扩展可以利用芯片的并联方式实现。 ··· CE ┇ A11 A0 ··· WE D0 D1 D2 D3 WE CE A0 A11 4K×4位 I/O0 I/O1 I/O2 I/O3 D12 D13 D14 D15 CE A0 A11 4K×4位 I/O0 I/O1 I/O2 I/O3 WE 1. 字长（位数）的扩展---用4K×4位的芯片组成4K×16位的存储系统。 7.2.4 RAM存储容量的扩展 2. 字数的扩展—用用8K×8位的芯片组成32K×8位的存储系统。 RAM1 D0 D7 A0 A12 CE1 芯片数=4 RAM1 D0 D7 A0 A12 CE