第五章时序逻辑电路.ppt

第五章 时序逻辑电路 5.1 概述 二、时序电路的一般结构形式与功能描述方法 时序逻辑电路的描述方式： 1、逻辑方程组； 2、状态转换表； 3、状态转换图； 4、时序图。 现态：Qn :触发器或一组触发器在某一时刻其输出端的状态，也称原态，或初态。 次态：Qn+1 :触发器或一组触发器在一定的输入条件下，当出发时钟有效时，将由原来的状态向一个新的状态转变的状态。 逻辑方程组：可以用三个方程组来描述： 三、时序电路的分类 5.2 时序电路的分析方法 例2： 例： 时序电路的状态转换表、状态转换图、时序图 一、状态转换表 二、状态转换图 四、时序图 *5.2.3 异步时序逻辑电路的分析方法 各触发器的时钟不同时发生 5.3.1异步二进制计数器 ①异步二进制加法计数器在末位+1时，从低位到高位逐位进位方式工作。原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转. 它由前面一个触发器的状态端Q（Q）直接连接到后一个触发器的时钟输入端构成的。电路没有公共的时钟。一个两位的异步二进制计数器如图所示： 状态转换表 二. 异步计数器 器件实例：74161 ③同步加减计数器 5.3.3十进制计数器 1、异步十进制计数器： ①加法计数器 基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。 器件实例：74 160 （2）预置数法 同步预置数法适用于具有同步预置端的集成计数器。 例：用集成计数器74160和与非门组成的7进制计数器。 例：用74160接成一百进制 例：用两片74160接成一百进制计数器 例：用74160接成二十九进制 5.4.1寄存器的基本结构 并入/并出 并入/串出 串入/并出 串入/串出 串入/串出 串入/并出 并入/串出 这种寄存器增加了一些控制电路。 具有三态输出的寄存器 输出通过增加了OE三态门来控制。 例：用维-阻触发器结构的74HC175 二、移位寄存器（代码在寄存器中左/右移动） 设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下： 右移寄存器的时序图： 由于右移寄存器移位的方向为DI→Q0→Q1→Q2→Q3，即由低位向高位移，所以又称为上移寄存器。 三、集成移位寄存器74194 74194为四位双向移位寄存器。 74194的功能表： 器件实例：74LS 194A，左/右移，并行输入，保持，异步置零等功能 扩展应用 （4位 8位） 例 四 移位寄存器型计数器的应用 一般时序逻辑电路的设计举例 典型的时序逻辑电路具有外部输入变量X，所以设计过程要复杂一些。 （3）状态化简。 观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图: （4）状态分配。 该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取S0=00、S1=01、S2=11。 （6）求出状态方程、驱动方程和输出方程。 列出D触发器的驱动表、画出电路的次态和输出卡诺图。 根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图： 由各驱动卡诺图可得电路的驱动方程： （7）画逻辑图。根据驱动方程和输出方程，画出逻辑图。 （8）检查能否自启动。 除了具有寄存数码的功能外，还有移位功能。所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种： 寄存器 左移 (a) 寄存器 右移 (b) 寄存器 双向 移位 (c) 移位寄存器 右移寄存器 在4个移位脉冲作用下，输入的4位串行数码1101全部存入了寄存器中。这种输入方式称为串行输入方式。 Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。另外，通过设置S0,S1来控制数据的移动。 DSL 和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。 并行输入 1 1 1 左移 0 1 1 右移 1 0 1 保持 0 0 1 置零 X X 0 工作状态 S0 S1 RD Y = M×8+N×2 不能自启动！ 环形计数器 环形计数器 能自启动！ 扭环形计数器 设计方法 状态转换表的简化 同步时序电路设计举例 5.4 同步时序电路的设计 设 计 方 法 给定逻辑功能 写原始状态图 原始状态表 状态简化得最小化状态表 确定触发器的数目和状态分配 选触发器类型，求激励函数、输出函数 画逻辑电路图 画出全状态图， 检查设计，如不 符合要求，重新设计 同步时序电路设计 S0——初始状态或没有收到1时的状态