《电子技术基础与技能》第九章 触发器.pptVIP

根据以上分析，可列出T触发器的真值表，见表9-5。T触发器具有保持和计数两种逻辑功能，由T端的输入信号控制。T=0，不计数(保持状态)；T=1，开始计数。因此，T触发器也称为可控计数触发器。 【例9-5】已知负边沿触发型(负边沿触发器指只有在CP脉冲的下降沿到来时，其状态才根据输入信号作相应变化)组成的D触发器CP，D的信号波形如图9-11所示，试画出输出信号Q的波形。 【例9-6】负边沿型T触发器输入端CP、T的信号波形如图9-12所示。试画出输出端Q的信号波形。 第九章 触发器 RS触发器 1 主从RS触发器 2 JK触发器 3 D触发器和T触发器 4 任务一 RS触发器 活动一 基本RS触发器 活动二 同步RS触发器 活动一 基本RS触发器 一、电路组成 将两个与非门的输入，输出端交叉相连，就组成一个基本RS触发器，如图9-1(a)所示。图9-1(b)是基本RS触发器的逻辑符号。 二、逻辑功能 1. =1， =1，触发器保持原来的状态不变 不管触发器原来是什么状态，基本RS触发器在 =1， =1时，总保持原来的状态不变。这就是触发器的记忆功能。若输入端 ， 悬空，可认为加入高电平，即 =1， =1。 2. =0, =1，触发器为0态 此时，因 =0，G1的输出 =1，而G2的两个输入端 ， 全为1，则输出Q=0。触发器为零态，并且与原来的状态无关。 3. =1， =0，触发器为1态 由于 =0，G2的输出Q=1。这时G1的两个输入端均为1，所以 =0。触发器为1态，同样与原来的状态无关。 4. =0， =0，触发器的状态不定 这时，Q=1， =1。破坏了前述有关Q与 互补的约定，这是不允许的。而且，当 ，的低电平触发信号消失后，Q与 的状态保持是不确定的。这种情况应该避免。 综上所述，基本RS触发器的逻辑功能见表9-1。 活动二 同步RS触发器 一、电路组成 电路如图9-2（a）所示。图中与非门G1，G2组成基本RS触发器，门G3、G4构成控制门，CP为时钟脉冲引入端。 ， 是直接置0，置1端，它们不受时钟脉冲的控制，所以称为异步置0、置1端。 二、工作原理 1. CP=0 当CP=0时，与非门G3，G4均被封锁，不论R，S端信号如何，它们的输出Q3，Q4均为1。由表9-1可知, Q， 的状态不变，即触发器维持原态。 2.CP=1 根据与非门和基本RS触发器的逻辑关系，可得出同步RS触发器的输入输出逻辑关系，即真值表，见表9-2。 【例9-1】设如图9-1（a）的基本RS触发器的输入信号 ， 的波形如图9-3所示，触发器初始状态Q=1，试在 ， 波形的下方画出Q， 的信号波形。 【例9-2】同步RS触发器如图9-2（a）所示。若R，S及CP脉冲如图9-4所示，试在它们的下方，画出Q端的信号波形。 任务二 主从RS触发器 一、主从RS触发器的电路结构 主从RS触发器由2个同步触发器，加上1个反相器组成，如图9-5所示。其中G5~G8构成主触发器，主触发器的输出是从触发器的输入。 二、工作原理 1.CP=1时 主触发器工作，它的输出由R，S端的信号状态决定。它们的逻辑关系见表9-2。由于 =0，从触发器被封锁，不论Q′和 如何变化，它的输出Q、 保持原来状态不变。 2.CP由1变为0 这时，主触发器被封锁，不论R，S端的信号如何，其输出端Q′， 保持原来的状态不变。换言之，主触发器不再接收输入端R，S的信号。CP脉冲经非门G9倒相，使从触发器打开，它的状态由主触发器的输出Q′， 决定。于是，主触发器存放的信息，就转存到了从触发器中。 【例9-3】设主从RS触发器的输入信号CP，R，S的波形如图9-6所示，试画出输出端Q的波形图。。 任务三 JK触发器 一、电路组成和逻辑符号 JK触发器的逻辑电路如图9-7(a)所示。图(b)是它的逻辑符号图。 二、逻辑功能 1.J=0，K=0，Qn+1=Qn 这时，门G7，G8均被封锁。CP脉冲到来后，触发器的状态并不翻转，即Qn+1=Qn，输出保持原态不变。 2.J=1，K=1，Qn+1=Qn 这时，输入均为高电平或J，K端都悬空，不加输入信号。因为S= ，R=Qn，电路和计数型RS触发器相似。每当CP脉冲下降沿到来后，触发器的状态就发生翻转，Qn+1= 。随着CP脉冲不断输入，触发器的状态不断翻转，实现了计数功能。 3.J=1，K=0，Qn+1=1 如果触发器原态为Qn=0， =1。那么在CP=1时，门G7输出1，G8输出0。所以主