第17章触发器和时序逻辑电路.ppt

17.4.3 计数器 1、 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 2、十进制计数器 由555定时器组成的单稳态触发器 由555定时器组成的多谐振荡器 按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。 1. 异步二进制加法计数器 异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。 JK型触发器构成的四位异步二进制加法计数器 每个触发器的J、K端悬空，相当于“1”，故具有计数功能。触发器的进位脉冲从Q端输出送到相邻高位触发器的C，这符合主从型触发器在输入正脉冲的下降沿触发的特点。 工作波形图 这种触发器所以称为“异步”加法计数器，是由于计数脉冲不是同时加到各位触发器的CP端，而只加到最低位触发器，其他各位触发器则由相邻低位触发器输出的进位脉冲来触发，因此它们状态的变换有先有后，是异步的 2. 同步二进制加法计数器 异步二进制加法计数器线路联接简单。 各触发器是逐级翻转，因而工作速度较慢。 同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。 同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。 同步计数器组成原则: 根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。 同步计数器组成原则： 根据翻转条件，确定触发器级间连接方式 ——?找出J、K输入端的连接方式 。 构成原则： 对一个多位二进制数来讲，当在其末尾上加1，若要使第 位改变（由0变1，或由1变0），则第 位以下皆应为1 。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (C) 二进制加法计数器状态表 从状态表可看出： 最低位触发器FF0每来一个脉冲就翻转一次； FF1：当Q0=1时，再来一个脉冲则翻转一次； FF2：当Q0=Q1= 1时，再来一个脉冲则翻转一次。 触发器翻转条件 J、K端逻辑表达式 J、K端逻辑表达式 FF0 每输入一C翻一次 FF1 FF2 FF3 J0 =K0 =1 Q0 =1 J1 =K1 = Q0 Q0 = Q1 = 1 J2 =K2 = Q1 Q0 Q0 = Q1 = Q2 = 1 J3 =K3= Q1 Q1 Q0 J0 =K0 =1 J1 =K1 = Q0 J2 =K2 = Q1 Q0 J3 =K3 = Q2 Q1 Q0 由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路 （加法） （减法） 四位同步二进制加法计数器的逻辑图 每个触发器有多个J端和K端，J端之间和K之间 都是“与”的逻辑关系 在上述的四位二进制加法计数器中，当输入第16个计数脉冲时，又将返回初始状态“0000”。如果还有第五位触发器的话，这时应是“10000”，即十进制数16。但是现在只有四位，这个数就记不下来，这称为计数器的溢出。 因此，四位二进制加法计数器，能记得的最大十进制数为 。 位二进制加法计数器，能记的最大十进制数为 。 RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 C 计数脉冲 解：1. 写出各触发器 J、K端和C端的逻辑表达式 C0= C K0 =1 J0 =Q2 K1 =1 J1 =1 C1= Q0 J2=Q0Q1 K2 =1 C2= C RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 C 计数脉冲 解：当初始状态为“000”时， 各触发器J、K端和C端的电平为 C0= C=0 K0 =1