- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
中国科技论文在线 多用户检测中匹配滤波器的研究与实现 赵彦龙,李艳萍** (太原理工大学信息工学院,太原 030024) 摘要:首先简要介绍匹配滤波器在多用户检测中的作用,以及多用户检测匹配滤波器的基本 结构和工作原理,在此基础上提出了一种基于FPGA(Field-Programmable Gate Array, 现 场可编程门阵列)的多用户检测匹配滤波器的实现方案,方案采用模块化设计思想,针对多 用户检测匹配滤波器的自身特点从硬件角度出发对各个模块结构进行优化,最后通过功能仿 真和硬件综合对设计方案进行验证。 关键词:匹配滤波器;FPGA;乒乓结构;流水线 中图分类号:TN47 Multi-User Detection Matched Filter Research and Implementation Zhao Yanlong, Li Yanping (College of Information Engineering,Taiyuan University of Technology,TaiYuan 030024) Abstract: First ,introduces the matched filter’s function in multi-user detection technology and its basic structure and working principle. Propose a scheme of multi-user detection matched filter based on FPGA, which adopt thought of modular design, on the basis of multi-user detection matched filter’s characteristics , optimize each module structure , and finally prove the scheme through the functional simulation and hardware synthesis. Keywords:matched filter; FPGA; assembly line; ping-pong structure 0 引言 第三代移动通信系统简称 3G,采用宽带码分多址(Code Division Multiple Access,CDMA) 数字技术的新一代通信系统。在 CDMA 无线通信系统中,所有移动手机和所有无线基站都 工作在相同的频谱。为区分不同的信道,每个手机广播一个惟一的码序列,由于这些码序列 之间并不是完全正交导致了多址干扰(Multiple Access Interference,MAI),限制了通信系统的 容量。CDMA 基站必须能够判别这些不同的码序列才能够分辨出不同信道的信号。为了使 基站能克服多址干扰准确地分辨出不同信道的信号引入了多用户检测(Multiple Users Detection,MUD)技术[1] 。多用户检测匹配滤波器在用户分离环节作用是至关重要的,它的工 作性能直接影响到多用户检测器的质量。 FPGA 它是在 PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。它是作为 专用集成电路 (ASIC )领域中的一种半定制电路而出现的,既解决了定制电路的不足,又 克服了原有可编程器件门电路数有限的缺点。Verilog HDL 是一种硬件描述语言,用于从算 法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性 可以介于简单的门和完整的电子数字系统之间[2] 。 1 传统数字匹配滤波器的原理及结构 传统数字匹配滤波器用于直接扩频系统的同步捕获是以本地序列作为延时链的抽头系 作者简介:赵彦龙(1984-),男,硕士研究生,主要研究方向:多用户检测技术 通信联系人:李艳萍(1963-),女,教授,主要研究方向:宽带通信、通信信号处理. E-mail:
文档评论(0)