实验报告-流水线cpu(处理器)的实现.docVIP

本 科 实 验 报 告 实验名称： 一、实验内容和原理 Vivado软件，用Verilog硬件描述语言描述处理器中的各个分部件，每个分部件通过功能仿真； 利用Vivado软件，用Verilog硬件描述语言实现分部件的互连，即实现数据通路和控制通路； 编写测试用的汇编指令，并将汇编指令转换为二进制的指令编码，并且加载到处理器中的指令存储器中。 将ARM处理器编程下载至FPGA实验板，运行测试程序，并通过开发板上的led或数码管显示执行结果。 二、实验步骤与 写出实验操作的总体思路、操作规范和主要注意事项；按顺序记录实验中每一个环节和实验现象。画出必要的实验装置结构示意图，并配以相应文字说明； 流水线数据通路(viso图双击用viso打开) 如果你设计的是流水线CPU，描述你的设计思路，实现方法，和多周期实现时的异同。 流水线实现的时候与多周期的相同之处在于各级部件均相同，控制信号也相似，不同之处在于多周期是状态机转换，控制信号统一生成，而流水线是分段处理，流水作业，各级流水线寄存器产生控制该级流水的控制信号。将一个指令分成5个相同阶段执行，可以提高并行性，充分利用硬件资源。 你的验证程序，汇编形式，带注释 指令 功能描述 结果 E3A01001 MOV RF[1], 1 RF[1] = 1 E3A02001 MOV RF[2], 1 RF[2] = 1 E3A06002 MOV RF[6], 2 RF[6] = 2 E3A07005 MOV RF[7], 5 RF[7] = 5 E1560007 CMP RF[6], RF[7] Z=(RF[6]==RF[7]?)1:0 B, 3 Z==1,跳至E5801000 E0811002 RF[1] = RF[1]+RF[2] RF[1] = RF[1]+RF[2] E0412002 RF[2] = RF[1]-RF[2] RF[2] = RF[1]-RF[2] E2866001 RF[6] = RF[6]+1 RF[6] = RF[6]+1 E8FFFFF9 B, -7 跳至E1560007执行 E5801000 MEM[0] = RF[1] MEM[0] = RF[1] （七）你的实验结果 见实验结果分析。 三、实验结果分析 说明分析方法（逻辑分析、系统科学分析、模糊数学分析或统计分析的方法等），对原始数据进行分析和处理，写出明确的实验结果，并说明其可靠程度； 八问题与建议 对实验过程中出现的问题进行描述、分析，提出解决思路和方法，无法解决的，要说明原因；记录实验心得体会，提出建议。 四、实验总结 本次实验我学会了使用Verilog硬件描述语言，通过软件设计的形式来设计硬件电路。Verilog语言不难学，类似于C语言，可以类比学习。数据通路以及CPU的设计都是数字电路基础以及计算机原理知识的综合运用。本次实验提升了我综合运用所学知识，分析，设计电路的能力，我体会到了计算机从业人员工作的不易和自己能力的薄弱。 本次实验提升了我综合运用知识的能力和动手能力，但是不求甚解的态度让我不能更深入地体会学习的乐趣，没有追求实验的进阶项目。在今后的学习当中我应当更加刻苦，知其然知其所以然，刨根问底。 5