第2章 MCS-51结构与原理.pptVIP

第2章 MCS-51结构与原理 MCS-51单片机内部结构框图 80C51系列单片机的资源配置 MCS—51外部结构 8位并行I/O引脚 P3口引脚的专用功能表 内部数据存储空间的划分 专用寄存器SFR P0口和P2口的电路结构 P1口和P3口的电路结构 * 主要内容： 内部结构与应用模式； 资源配置与引脚封装； CPU； 存储器组织； 并行口结构； 时钟电路 总线控制 CPU 4KB/8KB ROM/EPROM 128B/256B RAM 定时/计数器 2/3个 中断系统 5/6个中断源 串行口 4个并行口 XTAL2 XTAL1 RST EA ALE PSEN P0 P1 P2 P3 Vss Vcc 外部扩展总线 A15～A8 A7～A0 D7～D0 锁存器 P2 P0 ALE E MCS-51 WR PSEN P3.7 P3.6 A15～A0 A15～A0 D7～D0 D7-D0 WE OE OE ROM RAM RD EA 6个 6个 6个 6个 4个8位 4个8位 4个8位 4个8位 1个 1个 1个 1个 16位3个 16位3个 16位3个 16位3个 -- 8 KB 掩膜 8 KB EPROM 8 KB Flash 256 B 256 B 256 B 256 B 80C32 80C52 87C52 89S52 增强 5个 5个 2个8位 2个8位 1个 1个 16位2个 16位2个 2 KB Flash 4 KB Flash 128 B 256 B 89S2051 89S4051 非总线型 5个 5个 5个 5个 4个8位 4个8位 4个8位 4个8位 1个 1个 1个 1个 16位2个 16位2个 16位2个 16位2个 -- 4 KB 掩膜 4 KB EPROM 4 KB Flash 128 B 128 B 128 B 128 B 80C31 80C51 87C51 89C51 基本 中断源 并行口 串行口 定时/计数器 内部ROM 内部RAM 型号 系列 （1）电源引脚 VCC：电源 +5V GND：电源地 （2）时钟引脚 XTAL1、XTAL2：晶体振荡器连接引线 （3）控制引脚 RST：复位 /EA：外部ROM选择 ALE：地址锁存 /PSEN：程序存储器读 （4）I/O及功能扩展引脚 P0.0 ～P0.7：I/O引线或扩展地址/数据总线（AD0～7） P2.0 ～P2.7：I/O引线或扩展地址总线（A15～8） P1.0 ～P1.7：I/O引线 P3.0 ～P3.7：I/O引线或如下专用功能引线： P3.0（RXD）：串行口数据接收引线 P3.1（TXD）：串行口数据发送引线 P3.2（/INT0）：外中断请求0引线 P3.3（/INT1）：外中断请求1引线 P3.4（T0）：定时/计数器0计数输入引线 P3.5（T1）：定时/计数器1计数输入引线 P3.6（/WR）：外部RAM写命令引线 P3.7（/RD）：外部RAM读命令引线 VCC P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 RST XTAL2 XTAL1 GND /EA ALE /PSEN MCS-51 引脚分布（顶视） （1）P0口的I/O引脚P0.0 ～ P0.7 除了作为普通的I/O引脚外，还可作为扩展地址/数据总线 AD0 ～ AD7； （2）P2口的I/O引脚P2.0 ～ P2.7 除了作为普通的I/O引脚外，还可作为扩展地址总线A8 ～ A15； （3）P1口的I/O引脚P1.0 ～ P1.7 只能用作为普通的I/O引脚使用； （4）P3口的I/O引脚P3.0 ～ P3.7 除了作为普通的I/O引脚外，还可作为专用的I/O或控制信号的引线。 串行口数据接收引脚 串行口数据发送引脚 外部中断请求0引脚 外部中断请求1引脚 定时/计数器0计数脉冲输入引脚 定时/计数器1计数脉冲输入引脚 外部数据存储器写命令引脚 外部数据存储器读命令引脚 RXD TXD INT0 INT1 T0 T1 WR RD P3.0