数字逻辑第八节+++可编程逻辑器件PLD.pptVIP

第八章 可编程逻辑器件PLD §8-1 可编程逻辑器件PLD概述 一、随机存取存储器（RAM） 二、 只读存储器（ROM） 三、 其它类型存储器简介 §8-3 可编程只读存储器PROM和可编程逻辑阵列PLA §7-4 可编程逻辑器件PAL和通用逻辑阵列GAL 二、可编程逻辑阵列PLA PLA的逻辑结构： 二、可编程逻辑阵列PLA 可编程逻辑阵列PLA和PROM相比之下，有如下特点： （一）PROM是与阵列固定、或阵列可编程，而PLA是与和或阵列全可编程。 （二）PROM与阵列是全译码的形式，而PLA是根据需要产生乘积项，从而减小了阵列的规模。 （三）PROM实现的逻辑函数采用最小项表达式来描述；而用PLA实现逻辑函数时，运用简化后的最简与或式，即由与阵列构成乘积项，根据逻辑函数由或阵列实现相应乘积项的或运算。 （四）在PLA中，对多输入、多输出的逻辑函数可以利用公共的与项，因而，提高了阵列的利用率。 例4: 试用PLA实现四位自然二进制码转换成四位格雷码。 （1）设四位自然二进制码为B3B2B1B0，四位格雷码为G3G2G1G0，其对应的真值表如下表所示。 根据表列出逻辑函数并简化，得最简输出表达式如下： （2）转换器有四个输入信号，化简后需用到7个不同的乘积项，组成4 个输出函数，故选用4--7--4PLA实现，下图是四位自然二进制码转换为四位格雷码转换器PLA阵列图。 7项 右图仅用了七个乘积项，比PROM全译码少用9个，实现的逻辑功能是一样的。从而降低了芯片的面积，提高了芯片的利用率，所以用它来实现多输入、多输出的复杂逻辑函数较PROM有优越之处。 PLA除了能实现各种组合电路外，还可以在或阵列之后接入触发器组，作为反馈输入信号，实现时序逻辑电路。 一、可编程阵列逻辑器件PAL PAL采用双极型熔丝工艺，工作速度较高。PAL的结构是与阵列可编程和或阵列固定，这种结构为大多数逻辑函数提供了较高级的性能，为PLD进一步的发展奠定了基础。 （一）PAL的基本结构 PAL器件的输入、输出结构以及输入、输出的数目是由集成电路制造商根据实际设计情况大致估计确定。PAL器件的型号很多，它的典型输出结构通常有四种，其余的结构是在这四种结构基础上变形而来。 1. 专用输出基本门阵列结构 一个输入 四个乘积项且通过 或非门低电平输出 如输出采用或门，为高电平有效 PAL器件。 若采用互补输出的或门，为互补 输出器件。 输入信号 四个整积项 2. 可编程I/O输出结构 可编程I/O结构如下图所示。 8个乘积项 两个输入，一个来自外部I，另一来自反馈I/O 当最上面的乘积项为高电平时，三态 门开通，I/O可作为输出或反馈；乘积 项为低电平时，三态门关断，是输入。 3. 寄存器型输出结构：也称作时序结构，如下图所示。 8个乘积项 或门的输出通过D触发器， 在CP的上升沿时到达输出。 触发器的Q端可以 通过三态缓冲器 送到输出引脚 触发器的反相端反馈回与 阵列，作为输入信号参与 更复杂的时序逻辑运算 CP和使能是PAL的公共端 4. 带异或门的寄存器型输出结构： 增加了一个异或门 把乘积项分割成两 个和项 两个和项在触发器的输入端异或之后， 在时钟上升沿到来时存入触发器内 有些PAL器件是由数个同一结构类型组成，有的则是由不同类型结构混合组成。 如由8个寄存器型输出结构组成的PAL器件命名为PAL16R8，由8个可编程I/O结构组成的PAL器件则命名为PAL16L8。 （二）PAL16L8的使用 应用PAL16L8设计组合逻辑电路，主要步骤是将输出和激励写成最简与或表达式，然后确定PAL16L8的引脚和编程。 目前能够支持PAL的编程软件已相当成熟，芯片应用也很普及，但是由于其集成密度不高、编程不够灵活，且只能一次编程，很难胜任功能较复杂的电路与系统。 二、通用阵列逻辑GAL器件 采用E2CMOS工艺和灵活的输出结构，有电擦写反复编程的特性。 与PAL相比，GAL的输出结构配置了可以任意组态的输出逻辑宏单元OLMC（Output Logic Macro Cell）， GAL和PAL在结构上的区别见下图： PAL结构 GAL结构 适当地为 OLMC进行 编程，GAL 就可以在功 能上代替前 面讨论过的 PAL各种输 出类型以及 其派生类型 （一）GAL器件结构和特点 GAL器件型号定义和PAL一样根据输入输出的数量来确定，GAL16V8中的16表示阵列的输入端数量，8表示输出端数量，V则表示输出形式可以改变的普通型 1. GAL16V8的基本结构（下图） 8个输入缓冲器 8个输