基于DDS技术的信号发生器分析.docVIP

现代电子学实验报告 实验题目： 基于DDS技术的信号发生器 姓 名： 陈 思 年 级： 2010级 电子信息科学与技术 指导教师： 马 莉 完成日期： 2013.10.10 原创性声明 本人声明本实验报告涉及的电路图、程序代码均为自己设计，没有抄袭他人的成果。 特此声明！ 声明人： 陈思 摘要 1 1. 实验目的 2 2. 实验原理及内容 2 2.1 实验的总体结构 2 2.2 实验的理论基础和原理 3 3. 实验内容 4 4. 实验设计与测试 5 4.1 频率控制模块 5 4.2 按键选择模块 7 4.3 正弦波信号产生模块 8 4.4 总体测试 13 5. 实验结论与测试 14 参考文献 15 摘要 函数信号发生器简介 在频率合成(Fs，Frequency Synthesis)领域中，直接数字合成(Direct Digital Synthesis—DDS)是近年来新的FS技术。单片集成的DDS产品是一种可代替锁相环的快速频率合成器件。因其精度高、变换频率快、输出波形失真小成为优先选用技术。具体体现在频带宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。DDS以稳定度高的参考时钟为参考源，通过精密的相位累加器和数字信号处理，通过高速D／A变换器产生所需的数字波形(通常是正弦波形)，这个数字波形经过一个模拟滤波器后，得到最终的模拟信号波形。 函数信号发生器在生产实践和科技领域有着广泛的应用。本设计是采用了EDA技术设计的函数信号发生器。此函数信号发生器的实现是基于VHDL语言描述各个波形产生模块，然后在QuartusⅡ软件上实现波形的编译，仿真和下载到Cyclone芯片上。 基于DDS技术的信号发生器 1. 实验目的 1. 掌握DDS频率合成原理?； 2. 掌握正弦信号产生的原理?； 3. 掌握MCU8951?IP核合成任意频率脉冲信号的设计； 4．掌握给定一个频率字或相位字用按键改变频率合成正弦信号的设计。 5. QuartusⅡ软件上实现波形的编译，仿真和下载到Cyclone芯片上。 2. 实验原理 2.1 实验的总体结构 电路图 直接数字频率合成器DDS的组成见图1. 图1DDS原理简图 它由相位累加器、只读存储器(ROM)、数模转换器(DAC)及低通平滑滤波器(LPF)构成.在时钟脉冲的控制下，频率控制字K由累加器累加得到相应的相码，相码寻址ROM进行相码-幅码变换输出不同的幅度编码，再经过数模变换器得到相应的阶梯波，最后经低通波器对阶梯波进行平滑，即得到由频率控制字K决定的连续变化的输出波形 2.2 实验的理论基础和原理 DDS是以数控振荡器的方式产生频率、相位和幅度可控制的信号波形。电路结构包括基准时钟、相位累加器、幅度/相位转换电路（ROM）、D/A转换器（DAC）和低通滤波器，系统时钟CLK由一个稳定的晶体振荡器产生，它用于同步频率合成器的各个部分。相位累加器是DDS的核心，它由N位加法器和N位相位寄存器级联构成，完成相位累加工作。每输入一个时钟脉冲CLK，加法器将输入的N位频率控制字和相位寄存器输出的累加相位数据相加，产生新的相位数据，并送至相位累加器的输入端。然后，相位寄存器将新相位数据反馈到加法器的输入端，使加法器在下一个时钟的作用下继续产生新的相位数据。当相位寄存器溢出时，将整个相位累加器置零，从而完成一个周期性的输出。相位累加器的溢出频率即为DDS的合成输出信号频率。 性能指标：1.输出带宽 当频率控制字K=1 时（即：向相位累加器中送入的累加步长为1），则输出的最低频率为 式中，fc 为系统时钟频率，N 为相位累加器的位数。当相位累加器位数很高时，最低输出频率可达到mHz ，甚至更低，可以认为DDS 的最低合成频率为零频。 DDS 最高输出频率受限于系统时钟频率和一个周波波形系列点数，在时钟频率为fc、采样点数为M（存储深度）下，最高输出频率为： 这是一个比较大的数值，所以，DDS 相对其它频率合成