VGA DVI DP HDMI 接口和DP面板接口定义.docVIP

下载本文档

13
0
约2.01千字
约 6页
2017-06-13 发布于福建
举报
版权申诉

VGA DVI DP HDMI 接口和DP面板接口定义.doc

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

VGA 接口针号信号线的 15 针针端 1 视频-红色 2 视频-绿色 3 视频-蓝色 4 接地 5 自检 6 接地-红色 7 接地-绿色 8 接地-蓝色 9 计算机 5V/3.3V 10 接地-同步 11 接地 12 DDC 数据 13 水平同步 14 垂直同步 15 DDC 时钟 DVI 接口针号信号线的 24 针针端 1 TMDS RX2- 2 TMDS RX2+ 3 TMDS 接地 4 浮点 5 浮点 6 DDC 时钟 7 DDC 数据 8 浮点 9 TMDS RX1- 10 TMDS RX1+ 11 TMDS 接地 12 浮点 13 浮点 14 +5V/+3.3V 电源 15 自检 16 热插拔检测 17 TMDS RX0- 18 TMDS RX0+ 19 TMDS 接地 20 浮点 21 浮点 22 TMDS 接地 23 TMDS 时钟+ 24 TMDS 时钟- DisplayPort 接口针脚号码已连接信号线的 20 针针侧 1 ML0(p) 2 接地 3 ML0(n) 4 ML1(p) 5 接地 6 ML1(n) 7 ML2(p) 8 接地 9 ML2(n) 10 ML3(p) 11 接地 12 ML3(n) 13 接地 14 接地 15 AUX(p) 16 接地 17 AUX(n) 18 HPD 19 Re-PWR 20 PWR 　 HDMI 接口针脚号码已连接信号线的 19 针针侧 1 TMDS 数据 2+ 2 TMDS 数据 2 屏蔽线 3 TMDS 数据 2- 4 TMDS 数据 1+ 5 TMDS 数据 1 屏蔽线 6 TMDS 数据 1- 7 TMDS 数据 0+ 8 TMDS 数据 0 屏蔽线 9 TMDS 数据 0- 10 TMDS 时钟信号 11 TMDS 时钟信号屏蔽线 12 TMDS 时钟信号- 13 悬空 14 悬空 15 DDC 时钟信号 (SDA) 16 DDC 数据 (SDA) 17 接地 18 +5V 电源 19 热插拔检测 DisplayPort Panel Connector Pin Assignment (DisplayPort 面板接口针脚定义) Panel Standard Pin # Pin Name Pin Definition Frame Outer shell 1 Reserved 2 LCDVCC Power to LCD panel. 3 LCDVCC 4 LCDVCC 5 LCDVCC 6 Power Return (Ground) 7 8 9 10 Hot Plug Detect Hot Plug Detect Optional 11 Reserved 12 Reserved 13 H_GND High Speed (Main Link) Ground 14 ML_Lane 3(n) ‘Complement’ Signal-Main Link 15 ML_Lane 3(p) ‘True’ Signal-Main Link 16 H_GND High Speed (Main Link) Ground 17 ML_Lane 2(n) ‘Complement’ Signal-Main Link 18 ML_Lane 2(p) ‘True’ Signal-Main Link 19 H_GND High Speed (Main Link) Ground 20 ML_Lane 1(n) ‘Complement’ Signal-Main Link 21 ML_Lane 1(p) ‘True’ Signal-Main Link 22 H_GND High Speed (Main Link) Ground 23 ML_Lane 0(n) ‘Complement’ Signal-Main Link 24 ML_Lane 0(p) ‘True’ Signal-Main Link 25 H_GND High Speed (Main Link) Ground 26 AUX_CH (p) ‘Complement’ Signal-Main Link 27 AUX_CH (n) ‘True’ Signal-Main Link 28 H_GND High Speed (Main Link) Ground 29 DP PWR Out +3.3 PWR out 30 Reserved Frame O