DDR走线规则_MT6236.pdfVIP

我们以MTK 的36 平台为例来讲解DDR 或SDRAM 的走线及布局的相关规则及注意事项，具 体如下所述： 一、DDR 电路的信号线的组成主要包括以下四部份： 1、 Data 线（数据信号线）：包括数据总线、数据选通信号线、数据掩码信号线等； 2 、 clk 时钟线：主要包括内存差分时钟/反向内存差分时钟线； 3、 command 命令信号线：主要包括地址总线、块选取、行地址选择、列地址选取，写使能等； 4 、 control 控制线：包括时钟使能与片选信号线。 二、DDR 电路（High speed Memory ）LAYOUT 规则主要有以下几方面： 布局/走线 1、 DDR IC 或SDRAM IC 或MEMORY IC 尺可能靠近主控苡片（MT6236 ）摆放； 2 、 避免走太长的线，线长不允许超过1500mil； 3、 避免其他高频设备或元器件靠近DDR 苡片； 4 、 走线尽量顺畅平滑，尽可能减少过孔数量和避免交叉走线； 5、 如果受到推叠的限止，导致走线交叉可以与硬件商量将数据线网络作适当调整，如顺序由高位变低位（交换数位），如 此可以方便走线； 电源/地平面叠构 1、 勿必在DDR 信号线的相邻层有块完整的地/ 电源平面； 2 、 为了达到最优的数据传输性能要求力求将回流路径降到最小； 为了实现以上两点要求，可有以下两种方法供参考： A 、建议所有的信号走线正下方（相邻层的下方）有完整的地平面，并且尽可能在地平面的相邻面有完整的电源（DDR 主电源网 络）平面；其走线叠层（以六层板为例）如下所述： 1layer:memory traces 2layer:memory traces(强烈要求具有相同功能属性的网络线走在同一层) ； 3layer:gnd 4layer:power plane(这层当中可能有部分走线，勿必用电源线将其保护) ； 5/6layer:如果第四层有走memory 线则第五层尺可能用完整的地平面相邻，如果第四层没有走线则无所谓； B 、如果把电源平面作为信号线的参考平面（回流路径的参考面），则需注意其电源平面的区域要覆盖信号层的所有信号线，在 这种方式下，第六层也需要完整的地平面 以上两种叠层方式如下图所示： 三、DDR 注意事项 1、 DDR 所用的所有电源走线网络上的旁路滤波电容或退藕电容勿必靠近Memory 或BB 对应的电源管脚，其所有电容的地 必须以最短的路径与最宽的线通路到地平面； 2 、 电源过孔要求及注意点： a、 尽量做到每个电源管脚一个盲孔（L1-2 ）并配有一个退藕电容； b 、 给BB VM 电源脚供电网络上的埋孔（L2-5 ）数量至少需要3 或以上； c、 提供如下所示的参考PCB 图供参考： 3、 VM 电源平面区域大小建议： a、 尽可能覆盖BB/MEMORY 所有的VM 供电电源管及覆盖对应的退藕电容电源脚，如下图所示： b 、 必需覆盖MEMORY 信号走线层里的所有信号线，如下图所示： 四、各信号线布线规则（包括走线顺序、长度约束等） （1）、走线次序 1、电源/地平面； 2 、数据总线组； 3、时钟信号组； 4 、命令/地址/控制信号组 因为其信号完整性与其对应的地平面和电源平面完整有很大关系，并且数据组在时钟上下升沿都要工作；所以一定要保证数据线 的参考地平面完整； （2 ）、各组信号线的长度匹配范围 1、Data group --DQx 与DQSx 必需走在同一组并且在同一层且尽量减少过孔数量 D(0:7)组各信号与DQS(0)信号需同步，所以他们之间需走在同一组 同样，D(8:15)数据信号与DQS （1）信号需同步，因此他们也需走在同一组。 长度匹配： --所有不同信号组的长度误差范围：（最长走线长度-300mil ）数据线走线实际长度最长走线长度值； --DQSx-Clock 走线长度的绝对值200mil; --DQSx 信号要用地保护好（尽量做到包地处理） 2 、Clock group --所有时钟线要与电源平面与地平面相邻； --时钟线需并行等长走线； --长度匹配： 最长走线长度值-50mil走线实际长度 最长走线长度值；DQS-Clock 走线长度后的绝对值要小于200mil; 3、 控制/命令/信号组 --所有走线最好相邻层有个完整的电源与地平面； --最长走线减最短走线要尽量做到小于600mil