CoreUARTv5.5中文版.pdfVIP

CoreUART v5.5 使用手册 目录 1.前言 1.1 文档概述 该使用手册提供CoreUART 内核的说明以及使用方法 1.2 阅读对象 Libero 系统编程或者Libero 集成开发环境的使用者 1.3 引用 美高森美出版 2.介绍 2.1 综述 CoreUART 是一个灵活串行数据通信控制器，专用于嵌入式系统。 CoreUART 能够直接和工业标准的 UARTS 连接。CoreUART 具有完整 UART 功能并且应用效果好的设备。图 1 显示了 CoreUART 的多样化 的使用。在图1 的应用A 中展示CoreUART 和UART 工业标准的连接， 比如8251、16550。在应用B 中CoreUART 作为8051 到系统监测PC 终端的数据传输。 2.2 主要特点 CoreUART 是一个高度可配置的内核并具有以下特点： ◎和工业UART 兼容的异步通信模式 ◎可选的发送于接收缓冲单元 2.3 内核版本 该使用手册应用于CoreUART v5.5 版本 2.4 支持的产品系列 •IGLOO® •IGLOOe •IGLOO PLUS •ProASIC®3 •ProASIC3E •ProASIC3L •SmartFusion® •SmartFusion2 •Fusion •ProASICPLUS® •Axcelerator® •RTAX-S™ •SX-A •RTSX-S •IGLOO®2 •RTG4™ 2.5 设备利用率及性能 说明： 1. CoreUART 支持所有的标准的波特率，包括 110, 300, 1,200, 2,400, 4,800, 9,600, 19,200, 38,400, 57,600, 115,200, 230,400, 460,800, and 921,600 。 2. 缓冲区深度对不同的设备系列不同，SX-A 和RTSX-S 系列是16、 SmartFusion2 是128、对于其他系列的是256. 3. CoreUART 波特率不能为0. 4.功能块描述 图 1 展示了 CoreUART 在正常功能模式下的框图。图 2 展示了 CoreUART 在FIFO 功能模式下的框图。波特发生器产生分频时钟保证 发送和接收状态机正确的步调。 发送和接收状态机的功能受控制输入引脚 BIT8、PARITY_EN、 ODD_N_EVEN 控制。这些信号分别表示以多少位传输、奇偶校验的类 型、是否进行奇偶校验。状态机的活动受波特率发生器的节奏控制。 对发送数据而言，在正常模式下第一步载入数据到发送数据缓冲 区中（在FIFO 模式下是载入数据到发送FIFO 中），数据应该在TXRDY 信号线不活跃的时候载入。发送状态机在接收到数据后会立即发送数 据直到数据缓冲区空（在FIFO 模式下，将FIFO 中的数据发送完）。状 态机第一步发送开始位，然后发送数据（由低位到高位），然后校验 （可选），最后发送停止位。数据缓冲区是双缓冲，因此没有加载延 时。 对接收数据而言，接收数据状态机监测 RX 信号线的信号，一旦 检测到开始信号，在正常模式下储存数据到接收数据缓冲区（FIFO 模 式下储存在FIFO 中）。当数据传输结束后，RXRDY 信号线反映接收到 的数据有效。奇偶校验错误体现在 PARITY_ERR 信号线上（如果使能 的话），数据溢出状况体现在 OVERFLOW 信号线上。帧错误体现在 FRAMING_ERR 信号线上，当接收状态机未检测到结束位后将产生帧 错误。 3.1 编程选项 对于CoreUART 有5 个编程输入控制信号：BAUD_VAL (baud rate) 波特率, BAUD_VAL_FRACTION (fraction part of baud value)波特率小数 部分, BIT8 (number of data bits)传输的数据宽度, PARITY_EN (parity enable)奇偶校验类型, and ODD_N_EVEN (od