EDA仿真步骤.pdf

教材名 图3.5-4 7 位并串转换电路 4. QuartusII 仿真 QuartusII 的Waveform Editor 及 Simulator 提供了便利的功能仿真与时序仿真功能，通过仿真波形报 告可以直观地验证电路逻辑行为与时序的正确性。Waveform Editor 编辑仿真输入的矢量波形文件(Vector Waveform file ，VWF) 。Simulator 仿真 VWF 文件并计算输出波形数据。 为了便于分享交流，仿真波形图务必做到“完整、简明”的基本原则，即花最少的仿真时间清晰地 呈现最多信息。 仿真常规步骤分为新建波形文件、添加仿真节点或总线信号、输入仿真激励、启动仿真、结果分析。 3.5.4 实验内容 学习电路仿真基本方法；熟悉双向移位寄存器的原理及设计方法，通过仿真验证及硬件实验箱验证 设计并完成报告。 1. 仿真验证 用一片 74194 芯片连接好功能验证电路，如图 3.5-5 所示，通过功能仿真验证 74194 并入置数、异 步清零、串行右移、串行左移、保持的逻辑行为，如图 3.5-6 所示。 图3.5-5 74194 功能验证电路 169 章名 图3.5-6 74194 功能仿真结果 本例在电路编译后进行功能仿真，具体说明以下仿真步骤。 1) 新建波形文件后的波形图参数设置 网格宽度Grid size 和时间轴长度 End time 是波形图的基本参数。添加节点前设置好参数可以减少波 形图重复调整时间开销。网格宽度与时钟周期紧密相关，通常设置为时钟周期的四分之一、二分之一或 整数倍。时间轴长度默认 1us，需要配合网格保证充裕的仿真时间。 2) 添加节点或总线后的信号整合与位置分配 添加节点或总线后的 VWF 文件如图 3.5-7 所示，信号杂乱需要重新调配位置与整合。 信号位置分配要注意：激励输入信号(I 类)与待分析的输出信号(O 类、R 类、C 类)上下放置，界限 分明；时钟信号置顶，其他输入信号可按“异步控制→同步控制→数据输入”顺序向下放置；同一元器 件的控制信号就近放置；同一功能的控制信号就近放置。重新调配位置后的 VWF 文件如图 3.5-8 所示。 图3.5-7 信号未整理前的VWF 文件 图3.5-8 信号位置调配 信号整合为总线形式要注意：符合总线形式的 I/O 信号优先整合；同一器件和同一属性的控制信号 优先整合；脉冲信号一般不整合；整合前信号应按“高位→低位”顺序向下放置；整合后信号名以能直 观反映该信号功能为宜。信号整合后的 VWF 文件如图 3.5-9 所示。 a、b 、c、d 信号整合为 4 位二进制表示的总线信号 abcd 具体步骤如下： (1) 在图 3.5-7 中Name 区，拖动全选 a、b 、c、d 信号，如图 3.5-10 所示。 (2) 右击所选信号区域，快捷菜单中选择 Grouping→Group 命令打开 Group 对话框，Group name 文 本框中输入 abcd，Radix 下拉列表选中 Binary 项，如图 3.5-11 所示。 (3) 单击 OK 按钮返回 Waveform Editor 窗口。 170 教材名 图3.5-9 信号整理后的VWF 文件 图3.5-10 信号全选 图3.5-11 Group 对话框 3) 激励输入及分段仿真。 Waveform Editor 工具栏可以设置仿真激励，相关按钮说明如图 3.5-12 所示。 选取 添加文字 拖拽 缩放 计数值 时钟值 任意值 随机值