第三节存储系统.ppt

组内所有块是轮流被替换的 3.3.4 Cache系统的加速比 1. 加速比与命中率的关系 提高加速比的最好途径是提高命中率 Cache命中率与以下因素有关： 程序在执行过程中的地址流分布情况 Cache失效时采用的替换算法 Cache容量 组相联映像方式中块的大小和分组的数目 Cache预取算法 2. Cache命中率与容量的关系 Cache的命中率随它的容量的增加而提高 3. Cache命中率与块大小的关系 组相联映像方式的Cache中，Cache容量一定时，块的大小对命中率的影响非常敏感 块很小时，例如只有一个存储单位，命中率H很低 随着块大小的增加，程序的空间局部性起作用，同一块中的数据的利用率提高，块命中率H提高 这种趋势在某一个最佳块大小处达到最大值 在这以后，命中率H随块大小的增加反而减少。当块非常大时，程序的局部性减弱 当块大小等于整个Cache的容量时，命中率H趋近于零 4. Cache命中率与组数的关系 当Cache容量一定时，在组相联映像的Cache中，分组的数目对于Cache命中率H的影响很明显 随着组数的增加， Cache的命中率降低 当组数不太大时(512组以下)，命中率降低得相当少 当组数超过一定数量时，命中率下降非常快 3.3.5 Cache的一致性问题 造成Cache与主存不一致的原因： CPU写Cache，但没有立即写主存 IO处理机或IO设备写主存，但没有写Cache Cache的更新算法 (1)写直达法，写通过法，WT(Write-through) CPU的数据写入Cache时，同时也写入主存 (2)写回法，抵触修改法，WB (Write-Back) CPU的数据只写入Cache，不写入主存，仅当替换时，才把修改过的Cache块写回主存 Cache块表中为每一块设置一个修改位，初值为0。当块中任何一个字被修改时，修改位被置为1。 写回法与写直达法的优缺点比较： (1) 可靠性，写直达法优于写回法 写直达法能够始终保证Cache是主存的副本 如果Cache发生错误，可以从主存得到纠正 (2) 与主存的通信量，写回法少于写直达法 对于写回法： 大多数操作只需要写Cache，不需要写主存 当发生块失效时，可能要写一个块到主存 即使是读操作，也可能要写一个块到主存 对于写直达法： 每次写操作，必须写、且只写一个字到主存 实际上： 写直达法的写次数很多，每次只写一个字 写回法的写次数很少、每次要写一个块 例3.15. 在访问存储器的操作中，写操作占总访存次数的20%， Cache的命中率为99%，每块为4个字。当Cache发生替换时，有30%块需要写回到主存，其余的块因为没有被修改过而不必写回主存。试比较写回法与写直达法的访存通信量 解： 对于写直达法：写主存次数占总访存次数的20% 对于写回法: (1－99%) ×30%×4=1.2% 因此，与主存的通信量，写回法要比写直达法少10多倍 (3) 控制的复杂性，写直达法比写回法简单 对于写回法： 要为每块设置一个修改位，而且要对修改位进行管理 为了保证Cache的正确性，通常要采用比较复杂的校验方式或校正方式 对于写直达法 不需要设置修改位 只需要采用简单的奇偶校验即可。由于Cache始终是主存的副本， Cache一旦有错误可以从主存得到纠正 (4) 硬件实现的代价，写回法比写直达法好 对于写直达法： 为了缩短写Cache流水段的时间，通常要设置一个小容量的高速寄存器堆(后行写数缓冲站)，每个存储单元要有数据、地址和控制状态等3部分组成 每次写主存时，首先把写主存的数据和地址写到高速寄存器堆中 每次读主存时，要首先判断所读数据是否在这个高速寄存器堆中 写回法不需要设置高速缓冲寄存器堆 3.3.6 Cache的预取算法 预取算法有如下几种： 按需取：当出现Cache不命中时，才把需要的块取到Cache中 恒预取：无论Cache是否命中，都把下一块取到Cache中 不命中预取：当出现Cache不命中，把本块和下一块都取到Cache中 主要考虑因素： 命中率是否提高， Cache与主存间通信量 恒预取能使Cache不命中率降低75%到85% 不命中预取能使Cache不命中率降低30%到40% 存储系统 3.1 存储系统原理 3.2 虚拟存储器 3.3 高速缓冲存储器（Cache） 3.4 三级存储系统 3.4 三级存储系统 虚拟存储系统和Cache存储系统可同时存在 存储系统可以有多种构成方法 不同的构成只是实现技术不同 3.4.1 存储系统的组织方式 1. 两个存储系统的组织方式 又称为：物理地址Cache存储系统 目前的大部分处理机采用这种两级存储系统 2. 一