SOPC实验报告(不含综合实验).docVIP

#SOPC系统搭建 实验步骤： 一、系统模块设计 建立Quartus工程 设定工程目录、工程名、选择器件等； 建立一个与工程名相同的顶层图形设计文件； 将两个相关文件夹拷到工程目录下； 进入SOPC Builder，搭建Nios2系统模块 确定FPGA芯片型号和和系统工作频率； 添加Nios2处理器并配置； 添加JTAG UART调试模块； 添加SDRAM控制器； 添加Time core并配置； 添加UART并配置； 添加PIO Core，配置为4位输出，控制台上的4个LED灯； 添加CH452_controller——IPcore； 添加自主IPcore（PWM）； 选择自动分配地址和中断号； 设定CPU启动地址和异常处理地址； Generate生成Nios2模块； 在Quartus顶层图形设计文件中 添加（insert symbol）Nios2系统模块； 添加alt_pll并配置； 添加Timer_out辅助电路； 添加（insert symbol）input、output、bidir引脚并连线； 设定未用引脚状态为三态，编译工程； 进行引脚分配（如下所示）； 再次编译； 下载.sof文件 下为引脚分配示意图： 系统搭建完毕后的硬件核截图： 实验小结：系统搭建其实是本次实验中最难倒我们的部分，主要是在搭建过程中我们组与老师的进度脱节，以至于出现了不切实际的设计部分而我们又不自知。这带来的后果则是我们在做后续的实验中频频遭遇问题而难以从代码和设置上解决，这个影响甚至持续到UART实验部分。好在我们在最后完全修正了系统的设置问题也检查了引脚的正确性，最终使用了正确的系统完成了后续的实验。 #基本实验 #include stdio.h #include system.h #include altera_avalon_pio_regs.h int main() { printf13073113\n); while(1){ IOWR_ALTERA_AVALON_PIO_DATA(LED_PIO_BASE, 0); usleep(1000000); IOWR_ALTERA_AVALON_PIO_DATA(LED_PIO_BASE, 0xf); usleep(1000000); } return 0; } 实验小结：基本实验其实没什么好说的，毕竟是为后续的实验熟悉编译环境而设置的实验，本身并没有什么难度。有意思的是尽管我们的系统在搭建之初是存在很大问题的，但是基本实验却凭借有缺陷的设计无障碍地完成了，这点知道撰写报告时我才发现。相比个中原因可能是基本实验涉及硬件核功能部分不多。 #键盘控制部分 实验代码： #include stdio.h #include system.h #include alt_types.h #include define.h #include altera_avalon_CH452_regs.h #include altera_avalon_PIO_regs.h void disp_init(); void we_ch452_comand(alt_u16 data); void ch452_init(); void delay(alt_u32 delay_data); void close_disp_key(); void open_disp_key(); void KeyDownISR(); void disp_init() { we_ch452_comand(CH452_DIG0|3); we_ch452_comand(CH452_DIG1|1); we_ch452_comand(CH452_DIG2|8); we_ch452_comand(CH452_DIG3|0); we_ch452_comand(CH452_DIG4|1); we_ch452_comand(CH452_DIG5|3); we_ch452_comand(CH452_DIG6|7); we_ch452_comand(CH452_DIG7|0); } void close_disp_key() { we_ch452_comand(CH452_SYSOFF); } void open_disp_key() { we_ch452_comand(CH452_SYSON2); } void delay(alt_u32 delay_data) { usleep(delay_data); } void we_ch452_comand(alt_u16 data) { alt_u16 temp=IORD_A