数字电子钟 程 设 计 报 告.docVIP

课 程 设 计 第一章 数字电子钟设计要求和基本原理框图 3 1.1设计要求 3 1.2数字电子钟基本原理框图 3 第二章 5 2.1元件清单 5 2.2主要器件的引脚排列图和功能表 5 第三章 设计过程 13 3.1单元电路的设计 13 3.1.1 秒脉冲产生电路 13 3.1.2 时间计数器电路 13 3.1.3 校时、校分电路 16 3.1.4 报时电路 18 3.2总电路图 19 第四章 仿真调试过程 21 4.1时间计数器连接与调试 21 4.2译码显示电路安装与调试 21 4.3校时电路的安装与调试 21 4.4整点报时电路的测试 22 4.5软件使用问题 22 第五章 设计体会 24 主要参考文献 26 第一章 数字电子钟设计要求和基本原理框图 1.1设计要求 （1）稳定的显示时、分、秒。（要求24小时为一个计时周期） （2）当电路发生走时误差时，要求电路有校时功能。 （3）电路有整点报时功能。报时声响为四低一高，最后一响高音正好为整点。 1.2数字电子钟基本原理框图 数字时钟由振荡器、分频器、计数器、译码显示、报时等电路组成。其中，振荡器和分频器组成标准秒脉冲发生器，直接决定计时系统的精度。由不同进制的计数器、译码器和显示器组成计时系统。将标准脉冲送入采用六十进制的“秒计数器”，每累计60s就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制的计数器，每累计60min，就发出一个“时脉冲”信号，该信号将被送“时计数器”。“时计数器”采用二十四或者十二进制计时器，可实现对一天24h或者12h的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时、校分、校秒。数字时钟的原理框图如图1-1所示。 图1-1数字时钟的原理框图 器件说明 2.1元件清单 数量 元件型号 1 TIMER, LM555CN 1 74LS, 74LS04N 1 SWITCH, SPDT 1 BUZZER, BUZZER 1kHz 1 BUZZER, BUZZER 500 Hz 2 CMOS_5V, 4013BT_5V 2 74LS, 74LS08N 3 DIPSW1 4 74LS, 74LS21N 6 74LS, 74LS48N 9 74LS, 74LS160N 11 74LS, 74LS00N 图2-1（a）555定时器原理图 2-1（a）VH是比较器C1的输入端，v12是比较器C2的输入端。C1和C2的参考电压VR1和VR2由VCC经三个五千欧电阻分压给出。在控制电压输入端VCO悬空时，VR1=2/3VCC,VR2=1/3VCC。如果VCO外接固定电压，则VR1=VCO,VR2=1/2VCO.RD是置零输入端。只要在RD端加上低电平，输出端v0便立即被置成低电平，不受其他输入端状态的影响。正常工作时必须使RD处于高电平。555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以方便地构成脉冲产生和整形电路。 555集成定时器由五个部分组成： 　　一、基本RS触发器：由两个“与非”门组成 　　二、比较器：C1、C2是两个电压比较器 　　三、分压器：阻值均为5千欧的电阻串联起来构成分压器，为比较器C1和C2提供参考电压。 　　四、晶体管开卷和输出缓冲器：晶体管VT构成开关，其状态受端控制。输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载能力和隔离负载对定时器的影响。 图2-1（b） 555定时器 如图2-1（b）所示为555定时器引脚图。555定时器由电阻分压器、电压比较器、基本R-S触发器、放电三极管和输出缓冲器5部分组成。其外部有八个引脚，第8脚VCC为电源端，第1脚GND为接地端，第3脚OUT为输出端，第4脚RES为直接复位端，第5脚CON为控制电压输入端，第6脚THR为复位控制端，第2脚TRI为置位控制端，第7脚DIS为放电端。逻辑功能如2-1（ｃ）所示。 输 入 输 出 阈值输入(vI1) 触发输入(vI2) 复位() 输出() 放电管T × × 0 0 导通 1 1 截止 1 0 导通 1 不变 不变 定时器的主要功能取决于比较器，比较器的输出控制RS触发器和放电管T的状态。图中RD为复位输入端，当RD为低电平时，不管其他输入端的状态如何，输出v0为低电平。因此在正常工作时，应将其接高电平。由图可知，当5脚悬空时，比较器C1和C2比较电压分别为2/3VCC和1/3VCC。????当vI12/3VCC，vI21/3VCC时，比较器C1输出低电平，比较器C2输出高电平，基本RS触发器被置0,放电三极管T导通，输出端vO为低电平。 ????当