微机原理作业课件.pptVIP

应该有12根地址线引脚和4根数据线引脚 控制引脚： 读取信号-OE 写入信号-WE 片选信号-CS * 〔习题5.1〕 在一个多层次的存储系统中，Cache、主存和辅存的作用各是什么？所谓“虚拟存储器”指的是什么？在CPU看来访问主存和访问辅存有什么不同？ Cache：访问速度快，平衡CPU与主存之间的速度差异 主存：暂存实时的程序和数据 辅存：长期保存数据和文件 虚拟存储：把一部分辅存当做“主存”来使用，由操作系统进行管理，从而可以用超出主存容量的逻辑地址访问一个虚拟的存储空间。 对CPU来说，主存是直接访问的，辅存是通过主存间接访问的。 以EPROM芯片2764为例，其存储容量为8K×8位，共有 条数据线和 条地址线。用它组成64KB的ROM存储区共需 片2764芯片。 〔习题5.2〕 8 13 8 〔习题5.3〕 为什么存储芯片内的地址译码要采用双译码？以SRAM器件为例，存储芯片有哪些典型的控制信号？它们的功能各是什么？ 减少译码输出线，简化芯片设计。 -CS（-CE），-OE，-WR 〔习题5.4〕一个容量为4K×4位的假想RAM存储芯片，它应该有多少个地址引脚和多少个数据引脚？如果让你来进行设计，那么需要安排哪些控制引脚？这些引脚分别起什么样的控制作用？ 〔习题5.5〕 什么是位片结构？什么是字片结构？存储芯片2114和4116各属于哪种结构？ P124, 5.2.2(1) 2114:1k×4 4116：16K×1 〔习题5.7〕 什么是存储芯片连接中的“位扩充”和“地址扩充”？采用静态RAM芯片2114（1K×4位）或动态RAM芯片4116（16K×1位）来组成32KB的RAM存储区，请问各需要多少芯片？在位方向和地址方向上各需要进行什么样的扩充？请画出采用2114芯片时的连接示意图。 位扩充——存储器芯片数据位数小于主机数据线数时，利用多个存储器芯片在数据“位”方向的扩充； 地址扩充（字扩充）——当一个存储器芯片不能满足系统存储容量时，利用多个存储器芯片在“地址”方向的扩充 2114（1） A9～A0 I/O4～I/O1 片选1 D3～D0 D7～D4 A9～A0 CE 2114（2） 2114（63） A9～A0 I/O4～I/O1 CE 2114（64） … 片选32 … 〔习题5.11〕 采用全译码方式和6264芯片（SRAM，8K×8位），在内存的40000H～43FFFH区段扩充RAM，请画出这些芯片与8088最大组态下形成的系统总线的连接示意图。 课堂讲过 〔习题5.12〕 采用2716芯片（EPROM，2K×8位），在首地址20000H处扩充一段容量为8KB的内存，请画出这些芯片与8088最大组态下形成的系统总线的连接示意图。对存储芯片进行片选译码的方式不限。 问题 1、需要几片2716？ 2、采用部分译码还是全译码？ 3、低位地址线A10-A0如何处理？ 4、A11、A12如何处理？ 5、A13、 A14、A15如何处理？ 6、需要哪些信号线参与读写操作？ 此图正确吗？何处有错？ 未全译码，地址明确，就需要考虑全部地址线 思考：如果改为2-4译码器74LS139又如何？ 〔习题5.13〕 采用3:8译码器74LS138 和2764 芯片（EPROM，8K×8位），通过全译码方式在8088系统的地址最高端组成32KB的ROM区，请画出各2764芯片与8088最大组态下形成的系统总线的连接示意图。 1 2 3 4 1111 1111 1111 1111 A19～ A16 F8000H～F9FFFH FA000H～FBFFFH FC000H～FDFFFH FE000H～FFFFFH 全0～全1 全0～全1 全0～全1 全0～全1 100 101 110 111 地址 A12～A0 A15～ A13 A12～A0 138 A19 A15 A14 A13 C B A E3 E2 E1 Y7 A18 A17 A16 D7～D0 2764(1) CE OE MEMR Y4 Y5 Y6 2764(2) CE OE 2764(3) CE OE 2764(4) CE OE * * *