1001-VHDL实现组合逻辑.ppt

例8-16：求补器 补码的表示方法： 正数相同 负数符号位不变，数据位取反加1 补码验证举例 封装：8位输入，8位输出 逻辑：b = (not a) + ‘1’ ; 例8-17/19：三态门 高阻的概念和表示 en低有效，输出被带入，否则高阻 封装 真值表 din en dout X 0 Z 0 1 0 1 1 1 Dout = din when en = ‘1’ else ‘z’; With en select Dout = din when ‘1’, ‘z’ when others; 例8-20/21：总线缓冲器 略 首要的是理解其行为与功能 仅需要把上例中的din和dout定义为向量即可。 dout = din when en = ‘1’ else ‘zzzzzzzz’; with en select dout = din when ‘1’, ‘zzzzzzzz’ when others; 例8-23：双向总线缓冲器 高阻的概念和表示 en低有效，输出被代入，否则高阻 封装 真值表 en dr 功能 0 0 a = b 0 1 b = a 1 X 三态 If en = ‘0’ then if dr = ‘1’ then b = a; else a = b; end if; Else a = “zzzzzzzz”; b = “zzzzzzzz”; End if; 课本例题详解 例1-1，第5页，行为方式描述六进制计数器； 例3-6，第38页，二路选择开关； 例3-16，第50页，二四译码器； 关于逻辑运算符的优先级，第67页； 并置运算符与位矢量连接，第70页； 例5-2，第74页，四选一开关； 例6-8，6-9，第100页，四选一开关； 例6-13，6-14，第106页，奇偶校验； 作业 143页：6.2,6.3,6.5 仪器与电子学院 硬件描述语言及器件  主讲人：刘文怡 第十讲： VHDL实现组合逻辑 1、结构体的三种描述方法 2、解题步骤 3、组合逻辑实战 1 结构体三种描述方式 行为描述（用抽象的语言描述行为和功能）： 对设计实体按算法的路径来描述。采用进程语句顺序描述设计实体的行为和功能。 寄存器传输级描述（数据流描述）： 通过描述数据流程的运动路径、方向和运动结果，实现设计实体的行为和功能。 结构描述（逻辑元件连接描述）： 采用并行处理语句描述设计实体内的结构组织和元件互连关系。通常用于层次式设计。 结构体描述的三种方法 例：二选一数据选择器 ENTITY mux IS PORT( d0, d1: IN BIT; sel: IN BIT; Q: OUT BIT)； END mux; ARCHITECTURE behave OF mux IS BEGIN PROCESS(d0,d1,sel) BEGIN IF sel=’0’ THEN q=d0; ELSE q=d1; END IF; END PROCESS; END behave; 1) 行为级描述： 只表示输入和输出间转换的行为，它不包含任何结构的信息（硬件特性、连线方式、信号传输方式）。 ENTITY mux IS PORT( d0,d1: IN BIT; sel: IN BIT; q： OUT BIT ) ; END mux; ARCHITECTURE behave OF mux IS SIGNAL tmp1,tmp2,tmp3,nsel: BIT; BEGIN cale:PROCESS(d0,d1,sel) BEGIN Nsel=NOT sel; tmp1= d0 AND sel; tmp2= d1 AND nsel; tmp3= tmp1 OR tmp2; q= tmp3; END PROCESS; END behave; RTL级描述（数据流描述方式） 2) 以规定设计中的各种寄存器形式为特征，然后在寄存器之间插入组合逻辑。 数据流描述方式能比较直观地表达底层逻辑行为。 ARCHITECTURE stru OF mux IS BEGIN END structral; SIGNAL tmp1,tmp2,tmp3,nsel: BIT; COMPONENT and2 PORT