计算机组成原理实验 2.2 进位加法器 赖晓铮.ppt

计算机组成原理 实验系列 一、总线与寄存器 二、进位加法器 三、比较器（仲裁器） 四、计数器 五、运算器 六、存储器 七、时序发生器 八、微程序控制器 九、硬布线控制器 赖晓铮 博士 华南理工大学 laixz@scut.edu.cn QQ: （二）进位加法器 实验 实验内容： ● 设计拥有共同输入端的4位带符号位串行加法器和并行加法器，比较两者运算结果。 实验目的： ● 了解半加器和全加器的电路结构。 ● 掌握串行进位加法器和并行进位加法器的原理及设计方法。 全加器 半加器 实验步骤： ● 请根据逻辑图和真值表制作半加器和全加器电路。 （二）进位加法器 实验 电路图 串行进位运算器原理图 An-1和Bn-1是符号位，判断溢出：OF ＝ Cn ⊕ Cn-1 [A]补=An-1An-2…A1A0 [B]补=Bn-1Bn-2…B1B0 Fi = Ai⊕ Bi⊕Ci Ci+1=Ai·Bi+(Ai ⊕Bi)·Ci B’n-1 B’n-2 B’1 A0 Fn-1 OF M=1减 C0 C1 C2 Cn-2 Cn-1 Cn FA FA FA FA Bn-1 An-1 Bn-2 An-2 A1 B1 B0 …… ………… 符号位 M=0加 方式控制M …… Fn-2 F1 F0 B’0 串行进位加法器 电路图 并行进位加法器的进位链 令Yn= An·Bn Xn= (An⊕Bn) C1=Y0+X0C0 C2=Y1+X1C1 =Y1+X1Y0 +X1X0C0 C3=Y2+X2C2=Y2+X2Y1 +X2X1Y0 +X2X1X0C0 C4=Y3+X3C3=Y3+X3Y2 +X3X2Y1 +X3X2X1Y0 +X3X2X1X0C0 Cn+1=Yn+XnCn 称Yn为4位进位加法链的进位产生函数。 称Xn为4位进位加法链的进位传递函数。 串行 并行 并行进位加法器 电路图 实验步骤： ● 启动仿真，令BUS_[7..4]=0101，BUS_[3..0]=0010，M=0，记录并比较串行与并行加法器的运算结果，是否溢出？如果改为BUS_[3..0]=0011，结果如何？ ● 启动仿真，令BUS_[7..4]=0101，BUS_[3..0]=0011，M=1，记录并比较串行与并行加法器的运算结果，是否溢出？如果运算器输入改为BUS_[7..4] =0011，BUS_[3..0]=0101，M=1不变，结果如何？ ● 启动仿真，令BUS_[7..4]=1101，BUS_[3..0]=0011，M=0，记录并比较串行与并行加法器的运算结果。是否溢出？如果改为M=1，结果如何？ （二）进位加法器 实验 思考题： ● 请问本实验的运算器是补码运算器。原码运算器还是无符号数运算器？与串行进位加法器相比，并行进位加法器的优势是什么？所谓的“并行”在哪里？ ● 本实验中，运算器可以表示的数值范围是多少？请把运算器电路分别修改为四位无符号数运算器和五位补码运算器（一位符号位），并分别写出各自新的数值范围。 （二）进位加法器 实验