第5章主存储器解释.ppt

（1）CPU总线的负载能力。 （2）存储器的地址分配和片选。 （3） 控制信号的连接。 （4） CPU的时序和存储器芯片存取速度 的配合。 连接时要考虑的问题： 5.4.1 存储器的地址选择 一个存储器系统通常由多片存储芯片组成。CPU发出地址信号对存储器寻址必须实现两种选择：①片选；②字选。 片选：使某一芯片的CS为有效来选中该 芯片。 字选：在被选中的芯片内部再选择某一 存储单元。 片选信号由存储器芯片的外部译码电路产生，需设计。 字选信号由存储器芯片的内部译码电路产生，无需设计。 存储器的地址选择方法由三种： ① 线性选择法； ② 全译码选择法； ③ 部分译码选择法。 1. 线性选择法 直接用CPU地址总线中的某一高位线作为存储器芯片的片选信号。 例1 某一计算机系统有16条地址线，现需 1KRAM和1KROM的存储空间，采用 线选法组成该存储系统。 A10 ? ? MREQ A9~A0 CS ROM 1K×8 A9~A0 CS RAM 1K×8 A9~A0 D7~D0 A10作片选：ROM 0000H~03FFH，RAM 0400H~07FFH。 A11作片选：ROM 0000H~03FFH，RAM 0800H~0BFFH。 线选法的优点：选片方式简单，节省译码电路。 线选法的缺点： ① 地址空间不连续； 地址分配多义性（高位地址重叠）； 不能充分利用存储空间。 线选法适用于存储容量较小且不要求扩充的系统 2. 全译码选择法 对全部地址总线进行译码，可直接寻址2N（N为地址线根数）字节单元。一般将高位地址线全作为译码器的输入，译码器的输出作为片选信号。 常用的译码器：Intel 8205、74LS138等。 例2 采用全译码方式设计一个12K字节的存 储器系统，低8KB为 EPROM，高 4KB 为 RAM，地址范围：0000H ~ 2FFFH。 ① 低8KB EPROM，选用两片4K×8的2732A； ② 高4KB RAM，选用两片2K×8位的6116； ③ CPU的A0~A11与2732A连， A0~A10与6116 连； ④ 译码器选用74LS138，其地址输入A、B、C 分别与A12、A13、A14相连； ⑤ 各芯片地址分配： 分析 0000H ~ 0FFFH 4K 2732A 1000H ~ 1FFFH 4K 2732A 2000H ~ 27FFH 2K 6116 2800H ~ 2FFFH 2K 6116 图5.14　74LS138引脚图及真值表 图5.15　例2系统连接框图 3. 部分译码选择法 若将高位地址线中的几位经过译码后作为片选控制，则称为部分译码选择法。它是线选法和全译码法的混合方式。 显然，由于高位地址没有全部参与译码片选，地址仍有重叠区。 部分译码法的可寻址空间比线选法大，比全译码法小。 结论 CPU与存储器相连时，将低位地址线连到存储器所有芯片的地址线上，实现片内选址。高位地址线单独选用（线选法）或经过译码器（部分译码或全译码）译码输出控制芯片的片选端，实现芯片间寻址。连接时要注意地址分布及重叠区。 5.4.2 数据线及控制线的连接 1. 数据线的连接 若存储芯片的数据线根数与CPU相同，则直接相连；若存储芯片的数据线比CPU少，则要进行位扩展。 2. 控制线的连接 CPU与存储器相关的控制信号有：存储器请求信号（如8086的M/IO）和读写控制信号（RD、WR）。这些控制信号可以参加译码控制，也可直接与存储芯片的控制输入端相连。总的原则是能正确确定存储器的读写状态，使CPU能顺利完成响应的读写操作。 1. Intel 2114(1K?4bit)与8位Z-80CPU 连接组成2KB(2K?8bit)RAM系统 图5.15　系统连接图 5.4.3 存储器与CPU的连接举例 （1）所需芯片数 需要字位全扩展 位扩展：4 bit → 8 bit 字扩展：1 K → 2 K （2）片选信号的译码方式 ① 全译码法 ② 线选法 A15… A12 A11 A10 A9 A8 A7 … A4 A3 … A0 片选 片内译码 0 … 0 0 0(选中第一组) 0 0