第08讲 加法运算与加法电路精要.pptVIP

数字逻辑设计 加法运算与加法电路 一位全加器的实现 一位全加器的实现 4位行波进位加法器 优点：结构简单、造价较低； 缺点：进位信号由低位向高位逐级传递，当加法器的长度 n 较大时 （例如32或64），进位信号的传播延时很大。 改进思路： 先行进位加法器 — 进位链 。 加法器的先行进位进位链 加法器的先行进位进位链推导 实例：4位加法器中每一位（i = 0 ～ 3）的进位信号 4 位加法器的先行进位进位链 根据布尔表达式（4 - 8）、（4 - 9）、（4 - 10）和（4 - 11）画出先行进位链的原理图。 4 位加法器的先行进位进位链分析 符号图： 分析： 低位进位信号c 0 到达进位链输出端（c4，c3，c2，c1）所经历的延迟时间大体相同。 对于处于相对高位的c4 来说，其延迟时间缩小！ 随着 i 的增大，相应电路的复杂度也增大。 当加法器的长度n 较大时，可将其分组，组与组之间可以采用行波进位的方法，或在组间也采用先行进位的方法。 4位先行进位加法器 有符号数的表示方法和算术运算 定点数：小数点的位置固定，常用的2种形式是： 小数点放在最低位之后，这种形式表示的是整数。 小数点放在最高位之前，这种形式表示的小数。 从数学的观点出发，这2种形式没有本质的差别，仅仅相差一个比例系数。以下叙述中把小数点放在最低位之后，符号位放在最高位之前。 二进制定点数的原码表示形式 小数点的位置只是一种约定，并不需要专门的硬件作标记。 原码加法流程图 二进制定点数的补码表示形式 设二进制定点数X的表示形式为： X = ±0 x n -2 x n -3??x i??x 0 （字长 n 位，最高位为 0） 由X求[X]补的规则： 当X为正数时，[X]补 = X = 0 x n -2 x n -3??x i??x 0 当X为负数时， （按位求反后末位加1） 由以上规则求出的[X]补的最高位为符号位： 符号位为 0 代表正数； 符号位为 1 代表负数。 求补举例 由X求[X]补举例： 【例4.1】： X = +01101，求[X]补： X为正数， [X]补 = X = 01101 【例4.2】： X = －01101，求[X]补： X为负数， 第1步：对X按位求反： －01101 ? 10010 第2步：末位加1： 10010 ? 10011 由[X]补求X 由[X]补求X的规则： [X]补的符号位为0（正数）时， [X]补= X（二者相同） [X]补的符号位为1（负数）时，求X分2步走： 第1步：包括符号位在内按位求反； 第2步：在第1步的结果上末位加 1，再在数值前添加负号。 【例4.3】： [X]补= 10011，求X： 第1步：包括符号位在内按位求反： 10011 ? 01100 第2步：末位加1，再添负号： 01100 ? － 01101 补码的加法运算 补码加法中的“溢出”问题： 【例】： X = ＋01011， Y =＋01000 [X]补= 01011， [Y]补= 01000 执行补码加法： [X+Y]补 = 01011 + 01000 = 10011 结果不正确，因为2个正数相加的结果绝不应该是负数！ 分析原因： 本例字长 5 位，而本例的(X+Y)超过了字长所能表示的范围。 补码加法运算（续） 发现“溢出”的方法（方法之一）： 把操作数[X]补和[Y]补的符号位向左扩展1位，并且新扩展的符号位与原来的符号位取值相同。即 [X]补和[Y]补的字长由原来的 n 位扩展到（n + 1）位。 补码加法运算规则不变，即补码中各位（包括2个符号位在内）按照同样规则参加运算。 若运算结果的 2个符号位取值不同，表示运算结果“溢出”（应当发出报警信号）；否则运算结果正常。 补码加法运算（续） 补码加法示例： 补码加法运算（续） 补码加法示例： 补码加法运算（续） 补码加法示例： 补码加法运算（续） 一个补码加法器的实例 ： 补码的减法运算 补码减法运算规则： 为了发现运算过程中是否发生“溢出”，继续采用双符号位的补码形式。 表示对[Y]补执行求补操作，即 第1步：包括符号位在内按位求反； 第2步：末位加1。 一个补码加法 / 减法器的实例 由于补码加法与补码减法的流程相差甚少，唯一的差别是补码减法操作中需要对[Y]补多作一次求补操作。 BCD 码形式的十进制数加法运算 例： 1位 8421码十进制数加法器 手工设计：有