11.17时序逻辑电路––数字电子技术.pptVIP

一句话说得合宜， 就如金苹果在银网子里。 箴言25:11 上次课主要内容 同步RS触发器 同步D触发器 同步JK触发器 边沿触发器 触发器之间的相互转换 集成D触发器  74LS74为双上升沿D触发器 CP为时钟输入端; D为数据输入端; Q， 为互补输出端; 为直接复位端, 低电平有效; 为直接置位端， 低电平有效;  和 用来设置初始状态。 74LS74管脚排列图 CMOS触发器 CMOS触发器与TTL触发器一样，种类繁多。常用的集成触发器有74HC74（D触发器）和CC4027（JK触发）。 用时注意CMOS触发器电源电压为3~18V。 CMOS触发器管脚排列图 CC4027的功能表 * * * * * * * * * * * 1、在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。 2、边沿触发抗干扰能力强，且不存在空翻，应用较广泛。 1 0 1 Qn 1 0 Qn 0 1 1 Qn 0 1 × × × 0 0 0 1 1 0 1 1 × × × 1 1 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 Q J K CP SD RD 输 出 输 入 第7章 时序逻辑电路 7.1 概述 7.2 时序逻辑电路的分析的方法 7.3 计数器 7.4 寄存器和移位寄存器 *7.5 同步时序逻辑电路的设计 *7.6 数字系统一般故障的检查和排除 退出 返回主目录 7.1 概述 1、时序电路的特点 时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。 2、时序电路逻辑功能的表示方法 时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。 逻辑表达式有： 输出方程 状态方程 激励方程 3、时序电路的分类 （1） 根据时钟分类 同步时序电路 中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路 中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。 *（2）根据输出分类 米利型时序电路 的输出不仅与现态有关，而且还决定于电路当前的输入。 穆尔型时序电路 的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。 电路图 时钟方程、驱动方程和输出方程 状态方程 状态图、状态表或时序图 判断电路逻辑功能 1 2 3 5 7.2.1 同步时序逻辑电路的分析方法 一、基本分析步骤： 计算 4 例 时钟方程： 输出方程： 输出仅与电路现态有关，为穆尔型时序电路。 同步时序电路的时钟方程可省去不写。 驱动方程： 1 写方程式 二、分析举例： 2 求状态方程 JK触发器的特性方程： 将各触发器的驱动方程代入，即得电路的状态方程： 3 计算、列状态表 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 0 1 1 0 0 4 画状态图、时序图 状态图 5 电路功能 时序图 有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。 例 输出方程： 输出与输入有关，为米利型时序电路。 同步时序电路，时钟方程省去。 驱动方程： 1 写方程式