《数字电子技术基础》9数－模和模－数转换.pptVIP

9 数－模和模－数转换 9.1 概述 9.2 D/A转换电路 9.3 A/D转换电路 9.4 采样－保持电路 上页 下页 后退 模拟电子 4. 采样-保持过程 (d) 采样-保持电路的输出电压uO (a) 模拟输入信号uI (b) 周期采样控制脉冲uD (c) 采样信号uS 为了不失真地恢复原来的输入信号，根据采样定理，一个频率有限的模拟信号，其采样频率fS必须大于等于输入模拟信号包含的最高频率fmax的两倍，即采样频率必须满足： 5. 采样定理 fS ≥2fmax 2. 量化和编码 由于输入电压的幅值是连续变化的，它的幅值不一定是其量化单位的整倍数，所以量化过程会引入误差，这种误差叫量化误差。 量化后的信号只是一个幅值离散的信号，为了对量化后的信号进行处理，还应该把量化的结果用二进制代码或其他形式表示出来，这个过程就叫做编码。 量化的方法一般有两种：只舍不入法和有舍有入法。 0~0.7V的模拟信号转化为3位二进制数码的量化过程 方法二（四舍五入法） 它的最大量化误差为?0.05 方法一（只舍不入法） 它的最大量化误差为?0.1 3. A/D转换器的分类 (1) 按转换速度分 由高到低并行比较型、逐次渐近型和双积分型。 (2) 按有无中间参数分 直接转换型和间接转换型。 把模拟输入信号转换成中间信号时间后，再转换成数字信号。 间接A/D转换器一般又可以分为: a. 电压-频率变换型 把模拟输入信号转换成中间信号频率后，再转换成数字信号。 b.电压-时间变换型 9.3.2 并行比较型A/D转换器 电路由分压、比较和编码三部分组成。 1. 三位并行比较型ADC原理图 2. 工作原理 分压电路由8个相同的电阻组成，它把基准电压VREF分成8层，每层电平可用1个二进制数码来表示。模拟输入电压uI与7个基准电压同时进行比较，若uI低于基准电压，比较器输出为0；反之，输出为1。 3. 模拟电压、比较器输出和输出代码之间的关系 X6X5 X4X3 X2X1 X0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 1 1 0 0 0 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 d2 d1 d0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 uI (0.000~0.125)VREF (0.125~0.250)VREF (0.250~0.375)VREF (0.375~0.500)VREF (0.500~0.625)VREF (0.625~0.750)VREF (0.750~0.875)VREF (0.875~1.000)VREF 缺点：随着分辨率的提高，比较器和有关器件按几何级数增加，使得并行比较型ADC的制作成本较高。 优点：转换速度非常高，转换时间只取决于比较器的响应时间和编码器的延时，典型值为100ns，甚至更小。 4. 并行比较型A/D转换器的特点 9.3.3 逐次渐近型A/D转换器 控制电路 1. 逐次渐近型A/D转换器的方框图 组成： 数码寄存器 D/A转换器 电压比较器 类似于天平称物体质量。 2. 工作原理 设有4个砝码共重15g，每个砝码的质量分别为8g、4g、2g、1g。待秤质量mx = 13g，秤量的步骤： 8 g + 4 g 8 g + 4 g + 2 g 8 g + 4 g + 1 g 8 g 8g 13g 12g 13g 14g 13g 13g ＝13g 2 3 4 1 砝 码 重 比 较 判 断 顺 序 保留 保留 保留 撤去 逐次渐近型A/D转换器的基本工作原理： a. 控制电路首先把寄存器的最高位置1，其他各位置0。 b. D/A转换器把寄存器的这个数值转换成为相应的模拟电压值uC; c. 把uC与输入的模拟量uI相比较，如果uC uI ，应该使最高位为0；如果uC uI ，所以应该保留这个1。 d. 再把次高位置1，并用同样的方法判别次高位应该是1还是0。 e. 按照这样的方法，依次进行，直到最低有效位的数值被确定，就完成了一次转换，这时寄存器输出的数码就是输入的模拟信号所对应的数字量。 顺序脉冲序数 寄存器状态 Q7 ··· Q0 DAC输出电压 uO(V) 比较器输出状态 该位数码的留与舍 1 2 3 4