IRIG-B码在合并单元中的应用 .pdfVIP

学兔兔 第51卷 第 1期 电测与仪表 VO1．51N0．1 2014年 1月 1O日 ElectricalM easurement lnstrumnenation Jan．10。2014 IRIG—B码在合并单元中的应用 吴伟将，徐雁，王宇雷 (华中科技大学 电气与电子工程学院，武汉430074) 摘要：合并单元是一次电子式电压／电流互感器设备与二次保护测控单元的关键接 口和核心单元。文中分析了 合并单元的功能特点进而提出了一种5个模块组成以FPGA和ARM构架的合并单元实现方案。介绍了IRIG — B码的编码规则和合并单元对时功能要求。运用 FPGA的一种硬件描述语言VerilogHDL详细描述了IRIG — B码对时在合并单元中的软件应用实现方式，程序中加入了防抖动的检验。合并单元的校验方法和试验结 果显示合并单元对时准确，工作 良好，该方案有较高的可靠性和较强的实用性。 关键词：合并单元；IRIG—B；秒脉冲；时问同步；数字化变电站 中图分类号：TM933 文献标识码 ：B 文章编号：1001—1390(2014)01—0012—05 Research ontheApplicationofIRIG-B inM ergingUnit WUWei-jiang，XUYan，WANGYu-lei (CollegeofElectricalandElectronicEngineering，HuazhongUniversityofScienceandTechnology， Wuhan430074，China) Abstract：Mergingunitisthedigitalinterfaceandkeyunitbetween electronictransducerandsecondaryprotective measuringandcontrolequipment．Inthepaper，functionalcharacteristicsofthemergingunitareanalyzed，andanew FPGA andARM basedimplementationmethodcomposedoffivemodulesisproposed．ThecodingruleofIRIG—Band thesynchronizationrequirementforthemergingunitareintroduced．SoftwareimplementationofIRIG—B synchroniza· tioninthemergingunitispresentedandanalyzedindetailwithVerilogHDL，akindofhardwaredescriptionlanguage ofFPGA．Theanti—dithertestisalsoinvolvedintheprogram．Verificationmethodandexperimentalresultsshow that thetimingandsynchronizationmoduleinthemergingunitoperatessynchronouslyandprecisely，andhashighreliabil— ityandstrongpracticability． Keywords：mergingunit，IRIG—B，PPS，timesynchronization，digitalsubstation 0 引 言 换后输出均是数字量，通过过程层网络送至各保护 数字化变 电站中电子式电压、电流互感器研究 设备。