数字信号及数字系统.pptVIP

本课程的要求： 1. 课上互动，保证出勤，认真听课，作业缺少 1/3者或三次点名未到者不允许考试 2. 课下及时复习，独立完成作业 3.一章交一次作业 4.答疑预约 5.以卷面考试为主，约占80 % -90%左右，10%- 20%-包括三部分：网络测验、出勤，作业 6.学习目的：了解应用背景，理解工作原理，掌握技术要点，分析工作品质，细节回避，适量做题，不追求难偏题目 §1 数字信号§2 数字信号与二进制数§3 A/D和D/A信号转换 §4 数字信号与逻辑 §5 数字逻辑系统 §1 数字信号 一、数字信号的描述 2 数字信号的存储 §8-3 模拟/数字(A/D)和数字/模拟（D/A）信号转换 1 D/A转换器 (Digital Analog Converter DAC) 模拟信号的采样 A/D转换器 (ADC) 例 §8-2 数字信号与二进制数 一、二进制数 二、最基本的运算——求和运算 三、BCD码及其数字显示 1 BCD编码 2 数值显示 §8-4 数字信号与逻辑 一、命题逻辑及其描述 二 获取实际问题的逻辑表达式 § 8-5 数字逻辑系统 2） 组合逻辑系统 a 组合逻辑系统分析 b、组合电路的设计 例 三、时序逻辑系统 1 触发器 1) D触发器 2) T 触发器 3) J-K 触发器 2、寄存器 1) 数码寄存器 2) 移位寄存器 3、计数器(加法计数器、减法计数器和可逆计数 器) 1) 异步 二进制计数器 2) 计数器分析 3) 同步二进制计数器 4) 计数器的进位制 二分频电路 半加器运算 电路构成 逻辑功能 Q T CP ^ Q T CP ^ 下降沿触发 上升沿触发 状态表 状态方程 逻辑电路 功能分析 Q J K CP ^ 功能 1 1 0 1 1 0 0 0 CP K J Qn+1 记忆 1 0 ? ? ? ? 翻转 ^ a) 上升沿触发 说明： b) JK可有多输入端 J=J1J2 K= K 1 K 2 Q J1 K1 CP ^ ^ K2 J2 J K JK触发器构成其他类型电路 数据线上有一数据A，要求存储数A，并在适当时送给某设备 A CP 取数 ^ D CP A Q ? Q 取数 Q Q 触发器 数 = 所需寄存的数码的位数 同时得到清零、送数、取数脉冲 二进制数 (register) ‘1’ ‘0’ 组成寄存器的各触发器输出状态随脉冲依次传递 Q3 Q2 Q1 Q0 脉冲到 左移 右移 Q3 D3 C3 ^ Q2 D2 C2 ^ Q1 D1 C1 ^ Q0 D0 C0 ^ CP 1011 Q3 Q2 Q1 Q0 CP 0 0 0 1 ? 1 0 0 1 0 ? 2 0 1 0 1 ? 3 1 0 1 1 ? 4 0 1 1 0 ? 5 1 0 0 0 ? 7 0 0 0 0 ? 8 1 1 0 ? 6 0 1 1 1 0 D0 0 0 0 0 0 串出 串入 并出 0 0 0 0 串行向并行转换 并行向串行转换 D 计数器按模数的不同，即每经过多少次计数后，计数器又回到初始状态，可分为二进制计数器、十进制计数器和任意进制计数器。 计数器工作时，组成计数器的触发器的状态要不断发生变化，因此按计数器中触发器翻转次序的不同，可分为同步计数器与异步计数器。 ^ Q2 J2 C2 ^ K2 Q1 C1 ^ J1 K1 Q0 C0 J0 K0 CP Q0 Q1 Q2 CP 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 1 1 1 2 3 4 5 6 7 8 ① 加法器 计数能力：2n|max n为触发器个数 (2n)分频器 ^ Q2 J2 C2 ^ K2 Q1 C1 ^ J1 K1 Q0 C0 J0 K0 CP ② 减法器 分析计数器电路的逻辑功能时，首先要了解电路中所使用的触发器的逻辑功能及其触发方式，对异步计数器还应了解各触发器的触发信号是何时提供的。 CP 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 1 1 CP 1 2 3 4 5 6 7 8 Q0 Q1 Q2 ? 若各触发器的脉冲引自Q端， 则电路功能？ 加 法 器 减法器 ^ Q0 C0 D0 ^ Q2 C2 D2 D1 ^ Q1 C1 分析 同步、异步； 几进制； 加法、减法； 波形图； 电路结构 1) 列写状态转换表 (包括触发器驱动方程) K0=1 CP Q2 Q1 Q0 0 0 0 0 1 0 1 0 1 2 3 4 5 2) 结论 1 1 1