第5章触发器 湘潭大学 数字电路基础综述.ppt

组合逻辑电路;而在“时序逻辑电路”中，;第5章 触发器; 触发器是构成时序逻辑电路的基本单元。它是一种具有记忆功能，能储存1位二进制信息的逻辑电路。; 按逻辑功能划分;一、SR锁存器的电路结构与动作特点;正是由于引入反馈，才使电路具有记忆功能 !;(1). 设Q的初始状态为 1;Q ：输入信号到来前触发器的状态， 简称原状态 ；;(1). 设Q的初始状态为 0;Q ：输入信号到来前触发器的状态， 简称原状态 ；;(1). 设Q的初始状态为 0;0 1 0 1;(1). 设Q的初始状态为 0;0;1 0 0 0;1 0 0 1; 基本 R-S 触发器的小结;例：画出基本RS触发器的输出端波形图，假设Q端的初始状态为 0 。;基本SR触发器的动作特点;5.3 电平触发的触发器; 由它的功能表可见：在R、S不相等时，Q 服从于 S !;异步复位端; 1.当CLK = 0 时,无论R、S 为何种取值组合，输出端均“保持原态”； ;例：画出同步RS触发器的输出端波形图。 假设Q的初始状态为 0。;基本RS 触发器;D型锁存器的特性 ;CLK;这种”空翻“破坏了触发器的平衡，不能保证触发器状态 的改变与时钟脉冲同步 ;5.4 脉冲触发器;CLK＝1时，主触发器打开，从触发器封锁 ；;S;触发器的电路结构演变过程;Q;主从RS触发器： SR=0;1 0;同理可以证明:无论 Q 是什么状态，只要 J＝1 且 K＝ 0，则 Q * = J = 1 ！;JK触发器的功能表：;例5.4.3 在主从JK触发器中，已知CLK、J、K的电压波形如图所示，试画出与之对应的输出电压波形，设触发器的初始状态为Q＝0。;T;二、脉冲触发方式的动作特点 ; ;5.5 边沿触发器; 当CLK=0时,TG1导通,TG2截止，Q1=D,TG3截止,TG4导通，输出维持. 当CLK上升沿到达时, TG1截止, TG2导通,由于G1的电容存储效应, Q1在TG1切断前保存, TG3导通,TG4截止故Q= Q* = D(CLK上升沿到达时D的状态）.; 为了实现异步置位、复位功能，需要引人SD和RD信号。SD和RD是以高电平作为置1和置0输入信号的，把上图中的4个反相器改成或非门，形成如图所示的电路。;CLK;0 0 0 0;2、JK触发器;4、D触发器;应用举例：画出主从 JK 触发器输出端波形图。;画出下图所示各电路中输出端的波形图 ：;5.6.2触发器的电路结构和逻辑功能、触发方式的关系;一、 JK ? D;三、JK ?T’;JK 触发器：;本章重点：;例1：若在主从RS触发器的CLK、S、R、RD′各输入端波形如图所示，SD′=1，试画出与之对应的Q与Q′端的电压波形，假设初态Q=0;例2：若在主从JK触发器初态Q=0，试画出如图所示输入信号作用下的Q的波形。;作业