第05章半导体存储器.pptVIP

第5章 半导体存储器;主 编 : 马争 副 主 编 : 汪亚南 作 者 : 石建国,师向群,孟庆元 电子制作 : 孟庆元,李佃宝;本章重点: 存储器的分类 存储器地址译码 存储器与CPU的连接口 存储器地址的分配和扩展 本章难点: 存储器地址分配及译码 存储器地址的分配和扩展;5．1 半导体存储器的分类 5．1．1半导体存储器的分类;半导体存储器的分类 ; 5．1．2半导体存储器的性能指标 1．容量 容量是指存储器芯片上能存储的二进制数的位数。如果一片芯片上有N个存储单元，每个单元可以表示M位二进制数，则该芯片的容量用N×M表示，也可以理解为这个存储器有容量为N的地址空间和M条数据线。 在存储容量的表示方法中，常常用到B、KB、MB、GB、TB等，其关系为：1KB＝1024B，1MB＝1024KB，1GB＝1024MB，1TB＝1024GB。; 2．存取时间 存取时间是指存数的写操作和取数的读操作所占用的时间，一般以ns为单位。这个参数越小，说明芯片存取时间越小，芯片性能也就越好。 3．功耗 功耗指每个存储单元所耗的功率，单位为μw／单元，也有给出每块芯片总功耗的，单位为mW／芯片。 4．电源 电源指芯片工作时所需要的电源种类。有的芯片只要单一＋5V电源，而有的要多种电源才能工作，例如±12V，±5V等。 存取时间和功耗两项指标的乘积称为速度-功率乘积，是一项重要的综合指标。;5．2 随机存取存储器RAM 5．2．1 静态RAM（SRAM）;;存储单元是存储器的核心部分，按工作方式不同可分为静态和动态两类，按所用元件类型又可分为双极型和MOS型两种，因此存储单元电路形式多种多样。 六管NMOS静态存储单元由六只NMOS管（T1～T6）组成。T1与T2构成一个反相器，T3与T4构成另一个反相器，两个反相器的输入与输出交叉连接，构成基本触发器，作为数据存储单元。 SRAM的芯片有不同的规格，常用的有2114（1K×4位）、4118（1K×8位）、6116（2K×8位）、6264（8K×8位）和62256（32K×8位）等。随着大规模集成电路的发展，SRAM的集成度也在提高，单片容量不断增大。;静态RAM 6116引脚排列图 ;;行地址 缓冲;6116读时序;6116写时序;5．2．2 动态RAM（DRAM） 1．DRAM存储单元及其工作原理 动态MOS存储单元存储信息的原理，是利用MOS管栅极电容具有暂时存储信息的作用。由于漏电流的存在，栅极电容上存储的电荷不可能长久保持不变，因此为了及时补充漏掉的电荷，避免存储信息丢失，需要定时地给栅极电容补充电荷，通常把这种操作称作刷新或再生。 动态RAM存储单元常用三管动态存储单元、四管动态存储单元或单管动态存储单元。 T1和T2交叉连接，信息（电荷）存储在C1、C2上。C1、C2上的电压控制T1、T2的导通或截止。 ;四管动态MOS存储单元 ;2． DRAM 414256芯片 DRAM集成度较高，对于同样的引脚数，其单片容量往往比SRAM大。因此，内部存储单元按矩阵形式排列成存储体，通常采用行、列、地址复合选择法寻址。现以DRAM芯片414256 /41L4256（256X4）芯片为例进行介绍。;动态414256的引脚图和内部结构图;存储器阵列是512×512×4位=256K×4位，由于行、列地址译码输出选择线各有512根，则行、列地址译码器各有9位地址线作输入，两个行、列地址译码器分别对应一个行、列地址缓冲器，两个9位地址缓冲器的作用： 一是它们分时寄存CPU送来的高低9位地址； 二是具有驱动作用，以满足行、列地址译码器的需要。在DRAM控制器的作用下，DRAM控制器将CPU发出的访问DRAM的地址分时送给414256。; 3．DRAM的刷新 DRAM是以MOS管栅极和衬底间的电容上的电荷来存储信息的。由于MOS管栅极上的电荷会因漏电而泄放，故存储单元中的信息只能保持若干毫秒。为此，要求在1～3ms中周期性地刷新存储单元，但DRAM本身不具刷新功能，必须附加刷新逻辑电路。刷新是指将存储单元的内容重新原样再复制一遍，而不是将所有单元都清零。 414256的刷新周期是2ms，与其配套使用的外部刷新电路常用8203刷新控制器充当。8203是一个集刷新定时、刷新地址计数以及完成地址切换的多路转换器为一体的DRAM刷新控制器。; 4．增强型DRAM（Enhanced DRAM） 增强型DRAM简称为EDRAM，它是在DRAM芯片上集成了一个小容量的SRAM作为内部高速缓冲存储器（Cache），从而使DRAM的存取速度大为提高。 这种EDRAM的结构还有两个特点：由于使用了