第21章 时序逻辑电路综述.ppt

第21章 时序逻辑电路;本章要求; 电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。;21.1 双稳态触发器;21.1 双稳态触发器;21.1.1 R－S 触发器; 触发器输出与输入的逻辑关系;设原态为“0”态;0;设原态为“1”态;1;设原态为“1”态;1;基本 R－S 触发器状态表;特性表（真值表）;次态Qn+1的卡诺图;状态图;波形图;基本RS触发器的特点;基本的RS触发器动作特点是当R、S端的置0信号或置1信号一出现，输出状态就可能随之发生变化。触发器的状态转换没有一个统一的节拍，这不仅使电路的抗干扰能力下降，也不便于多个触发器同步工作。 在实际使用中，经常要求触发器按一定的节拍翻转，为此，需要加入一个时钟控制端CP，只有在CP端出现时钟脉冲时，触发器的状态才能变化。 具有时钟脉冲控制的触发器称为时钟触发器，又称为同步触发器，因为触发器状态的改变与时钟脉冲同步。;2. 可控 RS 触发器(同步RS触发器);当C=0时;当 C = 1 时;当 C = 1 时;1;1;可控RS状态表;例：画出可控 R－S 触发器的输出波形;3、同步D触发器;4、同步JK触发器;特性表;存在问题：;21.1.2 主从JK触发器;2. 工作原理;1;1;电路特点;1、边沿触发器的逻辑符号;在每一个CP上升沿时刻，触发器均根据当时输入信号D的状态进行翻转，其他时刻触发器维持原态不变。 ;21.1.4 触发器逻辑功能的转换;2. 将JK触发器转换为 T 触发器;3. 将 D 触发器转换为 T′触发器;21.2 时序逻辑电路分析方法;[例] 试分析电路的逻辑功能，并画出状态转换图和时序图。;（2）状态转换真值表;[例] 试分析电路的逻辑功能，并画出状态转换图和时序图。;21.3 寄存器;21.3.1 数码寄存器;21.3.2 移位寄存器;寄存数码;1;四位左移移位寄存器状态表;1;寄存器分类;3. 双向移位寄存器：;右移串行输入;4. 集成4位双向移位寄存器;21.4 计数器;21.4.1 二进制计数器;1;异步二进制加法器工作波形;用D触发器构成三位二进制异步加法器;2. 同步二进制加法计数器;1、4位同步二进制加法计数器 计数脉冲同时加到各位触发器上，当每个到来后触发器状态是否改变要看J、K的状态。;(1) 写方程式;(2) 列状态转换真值表 ;*;21.3.2 十进制计数器;二进制数;;Q0;2、集成异步十进制计数器CT74LS290 ;3、集成同步十进制计数器CT74LS160;用集成计数器实现任意模值计数器：M为要设计的计数值，N为集成计数器的计数值，则存在两种情况： 1．MN的情况 (1)置零法(反馈归零法)； (2)置数法(反馈置数法)； 2． MN的情况 利用计数器的级联获得大容量M进制计数器；;[例]采用CT74LS161构成13进制计数器 置数法： ① 写出SM-1的二进制代码为：SM-1=S13-1=S12=1100 ② 写出反馈置数函数。由于计数器从0开始计数，因此，反馈置数函数为： ③ 画出连线图。 ;置零法 ① 写出S13的二进制代码，S13=1101； ② 写出反馈置零函数。由于异步置0信号为低电平0，因此： ； ③ 画连线图。 ;[例]为由两片CT74LS290级联组成的一百进制异步计数器。（290进行模10计数，两片组合可以进行模100计数）;由两片CT74LS160级联成的一百进制同步加法计数器 (160进行模10计数，两片组合可以进行模100计数) ;由两片4位二进制数加法计数器CT74LS161级联成的五十进制计数器。（161可做模16计数，两片组合进行模256计数，若要实现模50计数，需要通过置数法和置零法。）;由两片CT74LS290构成的二十三进制计数器（290进行模10计数，两片组合可以进行模100计数，若要实现模23计数，需要通过置数法和置零法。 ） ;21.4 555定时器及其应用;VA;2/3 UCC;;1. 由555定时器组成的多谐振荡器;UCC;;.;21.4.2 定时器电路的应用;2. 由555定时器组成的单稳态触发器;2. 由555定时器组成的单稳态触发器;2. 由555定时器组成的单稳态触发器;;ui;例1：单稳态触发器构成定时检测;例2：单稳态触发器构成短时用照明灯;uo;21.5 应用举例;工作原理：;工作原理：;21.5.2 四人抢答电路;4?300?