2013触发器教程.pptVIP

教学基本要求:; 第5章 触发器;5.1 触发器及其分类;5.1 触发器及其分类; 触发器的分类： 逻辑功能：RS触发器、D触发器、JK触发器、T触发器和T′触发器等。 触发方式：电平触发器、边沿触发器和主从触发器等。 电路结构：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。 ;5.2 基本RS触发器;一、基本 RS 触发器 ;5.2 基本RS触发器;;; 4) 当（ S=0、R=0 ）时，无论初态Q n为0或1，触发器状态不定。 ;触发器的不定状态有两种含义： 一、Q= Q =1时， 　　触发器既不是0状态，也不是1状态；;有关触发器的说明：;;;基本RS触发器的特点;（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。 （4）在稳???状态下两个输出端的状态和必须是互补关系，即有约束条件。;1、（状态）真值表;现态： 触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。;特性方程;描述触发器的状态转换关系及转换条件的图形称为状态图;;0;波形分析举例;习题分析;5.3.1 同步RS触发器;5.3.1 同步RS触发器;2、工作原理;时钟控制 ：只有CP=1时,输出端状态才能改变;;;;（1）时钟电平控制。在CP＝1期间接收输入信号，按触发器的逻辑功能进行状态翻转。CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。;;习题;同步触发器存在的问题——空翻;;0; CP高电平时，主触发器工作，接收S、R信息，Q不变化;波形图;主要特点;异步输入端的作用;输 入;画出下图的输出波形图。设初态为0; 在CP=1期间主触发器就是一个钟控RS触发器。Q主状态随输入RS变化而变化。;显然：主从R-S触发器输出状态的改变，发生在CP的负向跳变时刻，即CP时钟的下降沿（CP=1→0）。 ;2. 主从JK触发器;2. 主从JK触发器 ;特性表;状态图;时序图;电路特点;0;*;*;※ 一次变化;RD=0，直接置0;带清零端和预置端的主从JK触发器的逻辑符号;; 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。;*;基本R-S触发器;;;;D触发器状态表;例：D 触发器工作波形图;例 已知维持—阻塞D触发器的输入波形，画出输出波形图。;;三、边沿触发器工作波形分析举例 ;;T′触发器;(一)触发器五种逻辑功能的比较; ★ 触发器由门电路构成，因此，门电路的应用 注意事项在这里都适用。例如，TTL 触发器的输 入端悬空相当于输入高电平，而 CMOS 触发器 的输入端不允许悬空。; 1. 触发器是具有记忆功能的的逻辑电路，每个触发器能存储一位二进制数据。 2. 按照逻辑电路结构的不同，可以把触发器分为基本RS触发器、同步RS触发器、主从触发器和边沿触发器。 按照触发方式不同，可以把触发器分为异步电平触发、同步电平触发、主从触发、边沿触发。 按照逻辑功能不同，可以把触发器分为RS触发器、JK触发器、D触发器、T触发器和T′触发器。; 3. RS触发器具有约束条件。 T 触发器和D触发器比较简单。 T′触发器是一种计数型触发器。 JK触发器是多功能触发器，它可以方便地构成D触发???、T触发器和T′触发器。 4. 描述触发器逻辑功能的方法有功能表、状态转换表、特性方程、状态转换图和时序图。 5. 集成触发器产品通常为D触发器和JK触发器。在选用集成触发器时，不仅要知道它的逻辑功能，还必须知道它的触发方式，只有这样，才能正确的使用好触发器。 ; ⑴ 逻辑符号 “∧”表示边沿触发方式； “┐”表示主从触发方式； 非号“－”：表示低电平有效； 加小圆圈“?”：表示低电平有效触发或下降沿有效触发； 无小圆圈“?”：表示高电平有效触发或上升沿有效触发。; 2.特性表 ;3. 驱动表 ; (1) 基本RS触发器 直接电平触发(低电平有效/高电平有效)，无CP; (4) 主从触发 有主、从两个触发器，在CP的高/