数字电子钟设计3.docVIP

PAGE 10 大 庆 石 油 学 院 课 程 设 计 课 程 低频与数字电路课程设计 题 目 数字电子钟设计 院 系 电子科学学院 专业班级 学生姓名 学生学号 指导教师 2008年 7月 19日 大庆石油学院课程设计任务书 课程 低频与数字电路课程设计 题目 数字电子钟的设计 主要内容、基本要求、主要参考资料等 主要内容： 设计一个数字电子钟，能显示小时、分钟和秒；能进行24小时和12小时转换；具有小时和分钟的校时功能。 基本要求： 1.画出数字电子钟的结构框图。 2.画出系统原理电路图。 3.用MULTISIM进行仿真实验。 4.按要求完成课程设计报告，交激光打印报告和电子文档。 主要参考资料： [1] 阎石.数字电子技术基础[M].北京：高等教育出版社，2001. [2] 彭介华.电子技术课程设计指导[M].北京：高等教育出版社，1997. [3] 孙梅生.电子技术基础课程设计[M].北京：高等教育出版社，1998. [4] 高吉祥. 电子技术基础实验与课程设计[M].北京：电子工业出版社，2002. 完成期限 2008.7.19 指导教师 专业负责人 2008年 7月 10日 一、任务技术指标 画出数字电子钟的结构框图。 画出系统原理电路图。 用MULTISIM进行仿真实验。 按要求完成课程设计报告，交激光打印报告和电子文档。 二、总体设计思想 1.基本原理 数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。 2.系统框图 时显示器 分显示器 秒显示器 时译码器 分译码器 秒译码器 时计数器 分计数器 秒计数器 校时电路 振 荡 器 分 频器 三、具体设计 1.振荡器 振荡器是电子钟的核心，振荡器的稳定度和频率的精度决定了计时器的准确度。振荡器可由晶振组成，也可以由555定时器组成。为了得到比较高的精度，在此选用石英晶体振荡器，产生100kHz的信号。 （注：图中参数仅为指代，无具体意义） 2． 译码与显示电路 一般译码显示电路由译码器和显示器和组成，其基本原理： （1）显示器原理（数码管） 数码管是数码显示器的俗称。常用的数码显示器有半导体数码管，荧光数码管，辉光数码管和液晶显示器等。 （2）译码器原理 译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系。74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用。 3. 60进制计数和12进制计数 在设计数字钟电路中，进制是最主要的一部分，它关系着显示的正确与否。关键在于了解各种器件的作用及功能，而且在调试的过程中容不容易出问题，电路会不会变得复杂，器件的选择最好要统一，以便调试成功。 ①　分和秒的六十进制： 从常理可知，数字钟需要六十进制和十二进制计数器，而六十进制可通过十进制和六进制串联而成，从而完成数码显示。因为同步加法计数器74LS161可构成16进制以下的计数器，所以此电路中分和秒的计时都采用74LS161来进行设计。而小时是12进制计数，依然用74LS161，但电路作了改进。 在数字钟的控制电路中，分和秒的控制