2016-4(第四章)淀积探析.pptVIP

第四章 淀 积;本章主要内容 §4.1 引言 §4.2 化学气相淀积原理 §4.3 化学气相淀积工艺 §4.4 介质及其性能 §4.5 外 延 ;1. 集成电路中的各种薄膜; MSI时代集成电路中的各层薄膜; ULSI时代集成电路中的各层薄膜;2. 多层金属化 即是：用来连接硅片上高密度堆积器件的那些金属层薄膜和绝缘介质层薄膜。;材料：铝(Al) 、铜(Cu) 名称：M1、 M2 关键层：线条宽度为关键尺寸，如0.18um（底层金属M1） 非关键层：上部金属层，有更大线宽，如0.5um 设计：金属层寄生参数（电阻、电容）影响电路速度与功耗。 成本：增加一金属层，芯片成本增加：15%。 ;ILD1作用：电学方面－隔离晶体管器件和互连金属层 物理方面－隔离晶体管器件和可移动粒子等杂质源 ;4.1 引 言;4.1 引 言;1). 好的台阶覆盖能力 2). 填充高的深宽比间隙的能力 3). 好的厚度均匀性 4). 高纯度和高密度 5). 受控制的化学剂量 6). 高度的结构完整性和低的应力 7). 好的电学特性 8). 对衬底材料或下层膜好的粘附性;1). 好的台阶覆盖能力 ;2). 填充高的深宽比间隙的能力;3). 好的厚度均匀性 均匀性不好电阻发生变化，并且给刻蚀带来困难，影 响器件性能。 4). 高纯度和高密度 纯度高离子沾污小，密度高则针孔和空洞少。 5). 受控制的化学剂量 氮化硅淀积：用LPCVD法形成的氮化硅其化学剂量 比为3:4（Si3N4），而使用PECVD法形成的是x:y（ SixNy ）。;6). 高度的结构完整性和低的应力 晶粒尺寸变化→膜的电学和机械特性变化 膜应力大→硅片衬底变形，膜分层、开裂;7). 好的电学特性 介质膜（电绝缘性能、介电常数） 金属膜（电导率、可靠性） 8). 对衬底材料或下层膜好的粘附性 避免分层、开裂;4.2 化学气相淀积原理;2. 化学气相淀积CVD技术分类; 集成电路制造中所用的薄膜材料，包括介质膜、半导体膜、导体膜等，几乎都能用 CVD 工艺来淀积，例如： 介质：SiO2、Si3N4、PSG、BSG、Al2O3、TiO2 半导体：Si、Ge、GaAs、GaP、AlN、InAs、 poly－Si 导体： Al、Ni、Au、Pt、Ti、W、Mo、WSi2 ;4.2 化学气相淀积原理;4. 常规薄膜生长过程;4.2 化学气相淀积原理;5. CVD薄膜淀积反应过程; 1). 气体传输至淀积区域：反应气体从反应腔入口区域到硅片表面的淀积区域 2). 膜先驱物形成：气相反应导致膜先驱物（将组成膜最初的原子和分子）和副产物的形成 3). 膜先驱物输运：大量的膜先驱物输运到硅片表面 4). 膜先驱物粘附：膜先驱物粘附在硅片表面 ; 5). 膜先驱物扩散：膜先驱物向膜生长区域的表面扩散 6). 表面反应：表面化学反应导致膜淀积和副产物的生成 7). 副产物从表面解吸附：移除表面反应的副产物 8). 副产物从反应腔排出：反应的副产物从沉积区域随气流流动到反应腔出口并排出 ;CVD 薄膜淀积的例子 —— 多晶硅薄膜的CVD 淀积过程 ;4.2 化学气相淀积原理;6. CVD气流动力学 ;7. CVD薄膜淀积速率限制因素 1). 反应速率限制（低压CVD） 淀积速率受反应速度限制，这是由于反应温度或压力过低(传输速率快)，提供驱动反应的能量不足，反应速率低于反应物传输速度，有过量的反应物滞留在衬底表面，淀积速率对温度敏感。 2). 传输速率限制（常压CVD） 淀积速率受反应物传输速度限制，即不能提供足够的反应物到衬底表面，速率对温度不敏感。 ;8. CVD过程中的掺杂（原位掺杂） 1). 生长BPSG（做ILD－1） SiH4 ＋PH3＋B2H6＋O2 → SiO2 ＋P＋B＋H2 P2O5和B2O3的含量分别控制≤4％ 、2～6％ 2). 生长掺磷的Poly－Si SiH4 ＋PH3→ Si＋P＋H2 ;4.3 化学气相淀积工艺;APCVD工艺： APCVD通常用于淀积SiO2和淀积掺杂的SiO2（PSG、BPSG、FSG等），这些薄膜主要用于层间介质ILD和槽介质填充。 淀积Si