计算机组成原理第三章存储系统[二]试卷.ppt

3.3 半导体存储器芯片;1、单管MOS动态存储单元电路 (1)电路组成：一只 MOS管T和一个电容存储C。电容C用来 存储电荷，控制管T 用来控制充放电回路 的通断。 (2)定义:当电容C上充电 至高电平,存入信息为1; 当电容C放电至低电平, 存入信息为0。 ;1、单管MOS动态存储单元电路 (3)工作原理 ①写入：字线W加高电平，T管导通。 若要写入1，位线D加 高电平，D通过T对C充电， 电容充有电荷呈高电平V1。 若要写入0，位线D加 低电平，电容C通过T对D 放电，呈低电平V0。 ;(3)工作原理 ②保持：字线W加低电平，T管截止。 T管截止，使电容C基本 没有放电回路。电容上的电 荷可以暂时保存约数毫秒， 或维持无电荷的0状态。但 电容上的电荷总存在泄漏通 路，所以需要每隔一定时间， 对存储内容重写一遍，即对 存1的电容重新充电，称为 动态刷新。 图3.13 单管MOS动态存储单元 ;③读出：字线W为高电平，T管道通。 原存“1”：电容C经T向位线D放电，使D线电平升高； 原存“0”：位线D通过T向电容C放电，D线电位将降低。 因为读操作后电容C上的电荷数量将发生变化，为“破坏性读出“电路，需要信息读出后重写(或称为再生) 。重写是随机的。 ;1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9;R/W控制;R/W控制;2选1多路选择器1 ;R/W控制;R/W控制;·;每根行选择线控制128个存储单元电路的字线；每根列选择线控制读出再生放大器与I/O缓冲器的接通，即控制数据的读出与写入。 读出时，行地址经行地址译码器选中某一根行线，接通此行上的128个存储电路中的MOS管，使电容存储信息分别送到128个读出再生放大器。读出再生放大器的作用是对读出信号进行放大并送回原电路。由于是破坏性读出，经读出再生放大器的重写可保持原有信息不变。 当列地址经列译码器译码选中某根列线，接通相应列控制门，将该列读出放大器的信息送I/O缓冲器经数据输出寄存器输出到DB。;写入时,首先将要写的信息经I/O缓冲器送入被列选的读出再生放大器中,然后再写入行、列同时被选中的存储单元. 可???: 当某存储单元被选中进行读/写操作时,该单元所在行的其余127个存储电路也将在一个存取周期内自动进行一次读出再生操作. ;3.3.4 动态RAM芯片(DRAM) 3、 DRAM的刷新 ① 刷新的原因：电容电荷泄放会引起信息丢失。 ② 刷新的定义：为维持DRAM存储单元的存储信息，通常每隔一个最大刷新周期就必须对存储体中所有记忆单元的栅极电容补充一次电荷，即使许多记忆单元长期未被访问也是如此，这个过程称为刷新。 ;3.3.4 动态RAM芯片(DRAM) 3、 DRAM的刷新 ③ 刷新方法：采用“读出”方式 单管动态RAM刷新过程：存储器芯片本身有读出后重写的再生功能。以行为单位，读出一行中全部单元的数据，经信号放大后同时全部写回。即设置刷新地址寄存器，提供刷新地址(刷新的行号)，发送行选通信号RAS给读命令，即可刷新一行。然后，刷新地址计数器加1，每个计数循环对芯片各行刷新一遍。 ④ 刷新间隔(最大刷新周期)：整个存储器全部刷新一遍所允许的最大时间间隔，根据栅极电容上电荷的泄放速度决定。通常为2ms。;;;c)异步式刷新 按照芯片行数决定所需刷新周期数,并分散安排在2ms的最大刷新周期中,即: 相邻两行的刷新间隔=最大刷新间隔时间÷行数 在上例中,每隔2ms/128=15.625us(31.25个存取周期)时间间隔刷新一次即可.取存取周期的整数倍,即每隔15.5us(31个存取周期)时间间隔刷新一次,在15.5us前15us(30个存取周期)用于正常的存储器访问,后0.5us用于刷新.优点是兼有以上两者的优点,对主存的利用率和工作速度影响最小, 死时间较短;缺点为控制上稍复杂. ;4. DRAM刷新中注意的几个问题 (1) 刷新对CPU是透明的； (2) 刷新地址通常是一行一行进行，每一行中各记忆单元同时被刷新，故刷新操作仅需要行地址，不需要列地址； (3) 刷新操作类似于读出操作，但又有所不同。因为刷新操作仅对栅极电容补充电荷，不需要信息输出。另外，刷新时不需要加片选信号，即整个存储器的所有芯片同时被