维修电工与技能训练 教学课件 汪华 模块七 触发器及时序逻辑电路功能测试与应用.pptVIP

模块七 触发器及时序逻辑电路功能测试与应用; 时序逻辑电路是以触发器为基本单元的逻辑电路，是数字电路的重要内容之一，常用的时序逻辑电路有寄存器，计数器等，本模块主要介绍触发器、计数器和顺序脉冲发生器的结构、工作原理及测试方法。 ;课题一 触发器及其测试方法;图2.7.1 基本RS触发器 ;2．JK触发器; 图2.7.2为CC4027双JK触发器引脚功能图， JK触发器的状态方程为 ; 图2.7.2 CC4027双JK触发器引脚功能图 ;3．D触发器; 其输出状态的更新发生在CP脉冲的上升沿。 图2.7.3为CC4013双D触发器引脚功能图参见附图。 ; 图2.7.3 CC4013双D触发器引脚功能图 ; 在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能，但是可以利用转换的方法获得其他功能的触发器。 例如将JK触发器的J、K两端连接在一起，并设定它为“T”端，就得到所需的T触发器。其状??方程为： ; 将D触发器的 端与D端相连接，构成T‘触发器。;操作一 测试基本RS触发器的逻辑功能 （1）按照图2.7.1的要求，采用CC4011四与非门电路构成基本RS触发器。在14脚的插座中插入CC4011电路。 ;（2）基本RS触发器输入端R、S接逻辑开关的输出接口，输出端Q、 接0-1电平指示器的输入接口，接通+5V电压。;操作二 测试双JK触发器CC4027逻辑功能 （1）测试R、S的复位功能 ① 按照图2.7.2选择一个16脚的插座，插入CC4027电路。 ;② 选择其中一个JK触发器，R、S、J、K端接逻辑开关输的出插口，CP端接入单次脉冲源，Q、 端接至0-1逻辑电平显示器输入端口。 ;③ R?=?0，S?=?1或R?=?1，S?=?0，在它们作用期间任意改变J、K、CP的状态，观察Q、 的状态。;（2）测试JK触发器的逻辑功能; 操作单次脉冲源开关时，动作速度慢些，以便观察CP脉冲的上升、下降边沿的变化。 ;操作三 测试D触发器CC4013的逻辑功能 （1）测试R、S的复位功能 ① 按照图2.7.3选择一个16脚的插座，插入CC4013电路。;② 选择其中一个D触发器，R、S、D端接逻辑开关输出插口，CP端接入单次脉冲源，Q、 端接至0-1逻辑电平显示器输入端口。;③ 使R?=?0，S?=?1或R?=?1，S?=?0，在它们作用期间任意改变D、CP的状态，观察Q、 的状态，记入自行设计的表格中。 ;（2）测试D触发器的逻辑功能;图2.7.4 触发器的转换方法 ; 操作单次脉冲源开关时，动作速度慢些，以便观察CP脉冲的上升、下降边沿的变化。 ;课题二 计数器及其应用; 计数器是一个用以实现计数功能的时序部件，它不仅可以用来计数，还常用作数字系统的定时、分频和执行数字运算以及其它的特定功能。 ; 计数器种类很多，有同步计数器，异步计数器和不同进制的计数器，以及加减计数器等。; 无论是TTL还是CMOS集成电路，都有许多中规模集成计数器电路。 使用者要了解它们的功能表和时序图的波形才能正确的使用这些器件。 ; 异步计数器是指计数脉冲没有加到所有触发器的CP端，只作用于某些触发器的CP端。 当计数脉冲来到时，各触发器的翻转时刻不同。 ; 图2.7.6为用4个D触发器构成的四位二进制异步加法计数器，它的连接特点是每个D触发器接成T’触发器，再由低位触发器的端与高一位的CP端相连接而组成，计数脉冲只加到最低位的触发器CP0端。 ;图2.7.6 四位二进制异步加法计数器;操作一 测试异步二进制加法计数器的功能 （1）选用两片CC4013双D触发器，以及16脚的插座两个，将集成块插入插座。;（2）按照图2.7.6的要求连接电路，R连接至逻辑开关输出接口，将低位CP0端连接单次脉冲源，作为计数脉冲，各个触发器的输出端Q3、Q2、Q1、Q0分别连接到0-1逻辑电平显示器输入接口。各个S端接低电平。 ;（3）在R端输入清零脉冲后，再逐个输入单次脉冲，观察Q3、Q2、Q1、Q0的状态。 将单次脉冲改为1Hz的连续脉冲，观察Q3～Q0状态。 ;操作二 测试异步二进制加减计数器的功能 上面操作一中的加法计数器稍加改动，就可以构成减法计数器，方法是将图2.7.6中每个D触发器的输出Q端与高一位的CP端相连接，即构成了一个四位二进制减法计数器。如图2.7.7所示。;图2.7.7 异步二进制减法计数器;（1）选用两片CC401