第5讲数字电路基础再次修正.pptVIP

嵌入式硬件基础;基本逻辑门电路;逻辑门电路;非门;与门;或门;其他常见门电路;或非门 ;异或门 ;同或门 ;例：根据输入波形画出输出波形;逻辑代数;(1) 常量与变量的关系;普通代数 不适用！;;对偶关系： 将某逻辑表达式中的与( ? )换成或 (+)，或(+)换成与( ? )，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。;A;2. 逻辑函数的化简;例1：;;例 ：分析下图的逻辑功能;2. 编码器;(1) 二进制编码器;(1) 分析要求： 输入有8个信号，即 N=8，根据 2n ? N 的关系，即 n=3，即输出为三位二进制代码。;0 0 1; (3) 写出逻辑式并转换成“与非”式; (4) 画出逻辑图;0 1 1;3. 译码器和数字显示;状 态 表 ;Y0=A B C;逻辑图;1. 二进制译码器 二进制译码器是把二进制代码的所有组合状态都翻译出来的电路。如果输入信号有n 位二进制代码，输出信号为m个，m = 2n。;(2) 二-十进制显示译码器;; b. 七段译码显示器;七段显示译码器状态表;BS204;4. 数据分配器和数据选择器;(1) 数据选择器;(2) 数据分配器; 电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。;双稳态触发器;两互补输出端; Q和Q是触发器的输出端; 实际上,无论现态是0状态还是1状态,只要RD=1,SD=0,次态就是0状态;RD=0,SD=1,次态就是1状态。所以,RD叫做复位输入端,也叫置0端，SD叫做置位输入端,也叫置1端。 例如现态为0状态,且RD=1 SD=0时，次态仍为0状态。 显然,现态和次态相同,也就是状态没有改变 为了区分现态和次态,规定: ;3) RD=SD=0时,不管现态是0状态还是1状态,次态都保持原状,即:;.2 同步RS触发器;例如输入信号如图;二 同步RS的动作特点 时钟电平控制。当CP=0时,触发器的状态不受RS的直接控制,R S的变化不能改变触发器的输出状态;当CP=1时,RS的变化直接影响Q,且RS变化多少次,Q相应地变化多少次。即：多次变化现象. R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。;. 主从RS触发器;1）当 CP=1，主触发器打开，从触发器被封锁 主触发器输出由RS决定 从触发器输出保持原状 整个触发器的输出状态保持不变 2）当 CP从 1 变到 0 的时刻，主触发器被封锁，从触发器被打开, 主触发器的输出保持了 CP=1 时由 RS 决定的最后状态，且在整个 CP=0 期间主触发器的输出保持不变；从触发器的输出由主触发器的输出决定，则从触发器的输出在 整个 CP=0 期间保持不变。;主从RS触发器的特性表;JK触发器;1）J=1，K=0，若现态为 0，则：CP=1时主触发器置1，到CP=0时从触发器也置 1，J=1，K=0，若现态为 1，则：CP=1时主触发器不变，到CP=0时从触发器也不变所以， J=1，K=0 时触发器置 1，即：;主从JK触发器的符号;五 主从触发器的动作特点 ;主从触发器只有在CP=1时，输入信号保持不变的情况下，触发器的输出才和特性表一致。;维阻D触发器;2.工作原理; 常用的有施密特触发器和单稳态触发器。 ;　　即距形脉冲产生电路，由于距形脉冲中含有丰富的谐波分量，故常称多谐振荡器。 ;2.单稳态触发器 ;单 稳 态 触 发 器;UOL;O;脉冲整形 ;4. 555定时器及其应用;VA;（3）555定时器构成单稳态触发器 ;2/3 UCC;;(2)用 555 定时器组成施密特触发器 ;;;74LS164的真值表;74LS165的真值表