EDA技术与Verilog设计第七章.pptVIP

下载本文档

8
0
约小于1千字
约 31页
2017-04-25 发布于四川
举报
版权申诉

EDA技术与Verilog设计第七章.ppt

1、本文档共31页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

EDA技术与Verilog设计第七章

第7章 Verilog设计的层次与风格; 主要内容;7.1 Verilog设计的层次 ;在Verilog程序中可通过如下方式描述电路的结构 ◆ 调用Verilog内置门元件（门级结构描述） ◆ 调用开关级元件（晶体管级结构描述） ◆ 用户自定义元件UDP（也在门级）;Verilog的内置门元件 ;门元件的调用;门级结构描述的2选1MUX module MUX1(out, a, b, sel); output out; input a, b, sel; not (sel_, sel); and (a1, a, sel_), (a2, b, sel); or (out, a1, a2); endmodule ;7.3 行为描述 ;行为描述的2选1MUX;7.4 数据流描述 ;数据流描述的2选1MUX;7.5 不同描述风格的设计 ;结构描述的一位全加器;数据流描述的1位全加器;行为描述的1位全加器;4位加法器;`include full_add1.v module add4_1(sum, cout, a, b, cin); output [3:0] sum; output cout; input [3:0] a, b; input cin; ? full_add1 f0 (a[0],b[0],cin,sum[0],cin1); full_add1 f1 (a[1],b[1],cin1,sum[1], cin2); full_add1 f2 (a[2],b[2],cin2,sum[2], cin3); full_add1 f3 (a[3],b[3],cin3,sum[3], cout); endmodule;module add4_2(cout,sum,a,b,cin); output[3:0] sum; output cout; input[3:0] a,b; input cin; assign {cout,sum}=a+b+cin; endmodule ;行为描述的4位加法器;7.6 基本组合电路设计;基本组合电路设计;基本组合电路设计;基本组合电路设计 ;基本组合电路设计;7.7 基本时序电路设计;基本时序电路设计;基本时序电路设计;基本时序电路设计;基本时序电路设计;基本时序电路设计;习题