东北大学电子技术基础-第7章可编程逻辑器件.pptVIP

第七章 可编程逻辑器件;7.1 概 述 PLD出现的背景;7.1 概 述 PLD器件的优点;7.1 概 述 PLD的发展趋势;7.1 概 述 大的PLD生产厂家;7.1 概 述;PLD器件的分类－－按集成度;PLD器件的分类－－按结构特点;按制造技术和编程方式进行分类;可编程ASIC的编程方式;可编程ASIC的一般开发步骤;ASIC开发步骤流程图;TOP—DOWN设计思想;TOP—DOWN设计思想;BOTTOM—UP设计思想;BOTTOM—UP设计思想;BOTTOM—UP设计思想;设计库及库元件;设计库及库元件;设计库及库元件;画层次原理图;画层次原理图;画层次原理图;画层次原理图;画层次原理图;层次联接器符号和总线;层次联接器符号和总线;层次联接器符号和总线;层次化设计的模拟;层次化设计的模拟;层次化设计的模拟;7.2 可编程逻辑器件基础;⒈PLD的逻辑表示;①PLD中阵列交叉点的逻辑表示;①PLD中阵列交叉点的逻辑表示;①PLD中阵列交叉点的逻辑表示;①PLD中阵列交叉点的逻辑表示;①PLD中阵列交叉点的逻辑表示;②PLD中与阵列和或阵列的逻辑表示;②PLD中与阵列和或阵列的逻辑表示;②PLD中与阵列和或阵列的逻辑表示;②PLD中与阵列和或阵列的逻辑表示;⒈PLD的逻辑表示;①输入缓冲器和反馈缓冲器;①输入缓冲器和反馈缓冲器;②输出极性可编程的异或门;②输出极性可编程的异或门;③地址选择可编程的数据选择器;④可编程数据分配器的逻辑表示;⑤激励方式可编程的时序记忆单元的PLD表示;⑤激励方式可编程的时序记忆单元的PLD表示;⑥PLD中与阵列的缺省表示;⑥PLD中与阵列的缺省表示;⑥PLD中与阵列的缺省表示;⑦双向输入/输出和反馈输入的逻辑表示;⑦双向输入/输出和反馈输入的逻辑表示;⒉逻辑阵列的PLD表示法应用举例;⒉逻辑阵列的PLD表示法应用举例;7.3 通用阵列逻辑GAL ;7.3 通用阵列逻辑GAL ;⑴GAL的基本阵列结构;逻辑宏单元;GAL16V8的结构控制字;GAL16V8的OLMC的内部电路构成;AC0和AC1(n)对TSMUX的全部控制作用见表7-1。;FMUX的全部控制功能如表7-2所示。;⑵ GAL的工作模式和逻辑组态;表7-3 OLMC的工作模式同引脚定义方程的关系;输出逻辑宏单元三种模式又分为七种逻辑组态，其隶属关系如表7-4所示。 ;(a)寄存器模式寄存器输出组态：;(b)寄存器模式组合输出组态：;引脚1和11为输入，所有输出为组合逻辑输出。 13~18号宏单元可构成这种组态 ;12，19号宏单元可构成这种组态 ;15，16号宏单元可构成这种组态;15和16号宏单元也能构成这种组态 ;输出缓冲器失效 除15和16号宏单元外都可构成这种组态 ;⑶ ispGAL22V10;⑶ ispGAL22V10;⑶ ispGAL22V10;⑶ GAL的开发流程(开发步骤);③器件编程 在专用的软件系统环境下，启动编程器，使计算机和编程器进行通信。将JEDEC数据文件下载到编程器上。 选择目标器件的制造厂家、型号进行器件匹配。 将GAL器件插入插座并锁紧。这一步必须注意芯片引脚序号与插座引脚号要对应。否则器件可能被毁坏。 下载编程。即将下载到编程器上的JEDEC数据文件写入到GAL芯片中。 ;④实际功能验证 将芯片从编程器取下，放到实验电路中或实际工作的系统中进行实际功能验证，如果功能正确，说明开发工作结束。如果功能验证不正确，则还要返回到第一步重新修改设计。 ;用GAL实现基本逻辑门的设计 ;用GAL实现基本逻辑门的设计 ;用GAL实现基本逻辑门的设计 ;用GAL实现基本逻辑门的设计 ;用GAL实现组合-时序混合逻辑电路;;;;用GAL实现组合-时序混合逻辑电路;用GAL实现组合-时序混合逻辑电路;用GAL实现组合-时序混合逻辑电路;用GAL实现组合-时序混合逻辑电路;用GAL实现组合-时序混合逻辑电路;用GAL实现组合-时序混合逻辑电路